Министерство образования Республики Беларусь

Учреждение образования «Белорусский государственный университет

информатики и радиоэлектроники»

Факультет компьютерных систем и сетей

Кафедра информатики

Дисциплина «Архитектура вычислительных систем»

**ОТЧЕТ**

к лабораторной работе №4

на тему:

**«ПРОГРАММИРОВАНИЕ С ИСПОЛЬЗОВАНИЕМ РАСШИРЕНИЙ**

**SSE/SSE2»**

БГУИР 1-40-04-01

|  |
| --- |
| Выполнила студент группы 253505  Сенько Никита Святославович |
|  |
| (дата, подпись студента) |
| Проверила ассистент кафедры информатики  Калиновская Анастасия Александровна |
|  |
| (дата, подпись преподавателя) |

Минск 2024

**ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ**

**Расширение SSE**

SSE (англ. Streaming SIMD Extensions, потоковое SIMD-расширение процессора) — это набор SIMD инструкций, разработанный Intel , и впервые представленный в процессорах серии Pentium III. Технология SSE позволяет преодолеть основную проблему MMX — при использовании MMX невозможно одновременно использовать инструкции сопроцессора, так как его регистры используются и для MMX и для работы FPU. Расширение позволяет выполнять векторные (пакетные) и скалярные инструкции. Векторные инструкции реализуют операции сразу над четырьмя комплектами операндов. Скалярные инструкции работают только с одним комплектом операндов – младшим 32-битным словом. SSE включает в архитектуру процессора восемь 128-битных регистров xmm0...xmm7, каждый из которых трактуется как 4 последовательных значения с плавающей точкой одинарной точности. Расширение позволяет выполнять векторные (пакетные) и скалярные инструкции. Векторные инструкции реализуют операции сразу над четырьмя комплектами операндов. Скалярные инструкции работают только с одним комплектом операндов – младшим 32-битным словом. Реализация блоков SIMD осуществляется распараллеливанием вычислительного процесса между данными. То есть когда через один блок проходит поочередно множество потоков данных.

***Модель SIMD***

SSE-технология использует методику «одиночная команда, множественные данные» (Single Instruction Multiple Data – SIMD) для выполнения арифметических и логических операций над байтами, словами или двойными словами, упакованными в 64-разрядные регистры MMX.

Модель выполнения SIMD, обеспечиваемая в SSE-технологии, удовлетворяет потребностям современных средств связи и графических приложений, которые часто используют сложные алгоритмы, в которых выполняются одни и те же операции над большим количеством данных.

**Расширение SSE2**

SSE2 (англ. Streaming SIMD Extensions 2, потоковое SIMD-расширение процессора) – это SIMD (англ. Single Instruction, Multiple Data, Одна инструкция – множество данных) набор инструкций, разработанный Intel , и впервые представленный в процессорах серии Pentium 4. SSE2 использует те же восемь 128-битных регистров xmm0...xmm7 что и расширение SSE, каждый из которых трактуется как 2 последовательных значения с плавающей точкой двойной точности. SSE2 включает в себя набор инструкций, которые производят операции со скалярными и упакованными типами данных. Также SSE2 содержит инструкции для потоковой обработки целочисленных данных в тех же 128-битных xmm регистрах, что делает это расширение более предпочтительным для целочисленных вычислений, нежели использование набора инструкций MMX.

**Типы данных SSE/SSE2**

Новые расширения микропроцессора дополняют уже имеющиеся типы данных новыми упакованными типами:

* 4 упакованных вещественных числа одинарной точности;
* 2 упакованных вещественных числа двойной точности;
* 16 упакованных целых байтов;
* 8 упакованных целых слов;
* 4 упакованных целых двойных слова;
* 2 упакованных целых учетверенных слова.

**Система команд SSE/SSE2**

Команды SSE делятся на 4 категории:

* SIMD-команды для данных одинарной точности с плавающей запятой
* (SPFP-команды);
* дополнительные SIMD-команды для целочисленных данных;
* команды управления кэшированием;
* команды сохранения и восстановления компонент состояния процессора. Одна SIMD-команда с плавающей запятой может обрабатывать одновременно четыре 32-разрядных числа одинарной точности с плавающей запятой (называемых SPFP-элементами данных).

Каждое 32-разрядное число с плавающей запятой имеет 1 знаковый бит, 8 битов порядка и 23 бита мантиссы, что соответствует стандарту IEEE-754 на формат представления чисел одинарной точности с плавающей запятой. SIMD-команды поддерживают два типа операций над упакованными данными с плавающей запятой - параллельные и скалярные.

Параллельные операции, как правило, действуют одновременно на все четыре 32-разрядных элемента данных в каждом из 128-разрядныхоперандов.

В именах команд, выполняющих параллельные операции, присутствует суффикс PS. Скалярные операции действуют на младшие (занимающие разряды 0-31) элементы данных двух операндов. Остальные три элемента данных в выходном операнде не изменяются (исключение составляет команда скалярного копирования MOVSS). В имени команд, выполняющих скалярные операции, присутствует суффикс SS. SSE-команды имеют следующий синтаксис:

instruction [dest, src]

**ПРАКТИЧЕСКАЯ ЧАСТЬ**

**Цель работы:** Вариант 19. Изучить программную модель SSE/SSE2, изучить систему команд SSE/SSE2, обработать массивы из 8 элементов по следующему выражению: F[i]=A[i]+(B[i]\*C[i])+D[i] , i=1...8.

**Ход работы:** на рисунке 1 представлены входные данные, на рисунке

2 – результат вычислений.




Рисунок 1 – Входные данные



Рисунок 2 – Результат вычислений

asm\_foo:  
  
 xorps xmm0, xmm0  
 xorps xmm1, xmm1  
 movlpd xmm1, [rsi]  
 pcmpgtb xmm0, xmm1  
 punpcklbw xmm1, xmm0  
  
 xorps xmm0, xmm0  
 xorps xmm2, xmm2  
 movlpd xmm2, [rdx]  
 pcmpgtb xmm0, xmm2  
 punpcklbw xmm2, xmm0  
  
 pmullw xmm1, xmm2  
  
 xorps xmm0, xmm0  
 xorps xmm2, xmm2  
 movlpd xmm2, [rdi]  
 pcmpgtb xmm0, xmm2  
 punpcklbw xmm2, xmm0  
  
 paddw xmm1, xmm2  
  
 movupd xmm3, [rcx]  
  
 paddw xmm1, xmm3  
  
 movupd [F], xmm1  
 mov rax, F  
 ret

Рисунок 3 – Исходный код вычисляющей функции

**Вывод:** в результате лабораторной работы была изучена программная модель SSE/SSE2 и выполнена поставленная задача.