

PROCESORUL MIPS CICLU UNIC- 16 BITI

Student: Hădărău Ioana

Grupa:30223

a) Cele 4 instructiuni suplimentare

1. Tipul R

- xor \$rd, \$rs, \$rt RTL: RF[rd] ←RF[rs] ^ RF[rt] //Exclusive OR
- sllv \$rd, \$rs, \$rt RTL: RF[rd] ←RF[rs] << RF[rt] //Shift left logical variable

2. Tipul I

- ori rt, rs, imm RTL: : RF[rt] \leftarrow RF[rs] | Z_Ext(imm) // Logical OR unsigned constant
- xori \$rt, \$rs, imm RTL: RF[rt] ←RF[rs] & Z Ext(imm) // Logical AND unsigned constant

b) Semnale control MIPS16 pentru Anexa 5

		LŦ	6	5	4	3	2	1	0	(10:8)		
Instructiune	Opcode	RegDst	ExtOp	AluSRc	Branch	Jump	MemWr	MemtoReg	RegWr	AluOp	funct	To a second
add	000	1	0:(x)	0	0	0	0					AluCtrl
sub	000	٨	O(x)	0	0		0	Q	1	000	000	000 4
sll	000	1	0(x)	X?	0	0		0	1	000	1001	001 -
srl	000	1		X?		0	0	0	1	000	011	010 <
and	000	1	0(x)		0	0	0	0	1	000	100	011
or	000	1	0(x)	0	0	0	0	9	1	000	010	100 8
xor	000	1	O(x)	0	0	0	0	0	1	000	101	101 1
sllv	THE RESIDENCE OF		0(x)	0	0	0	9	0	1	000	110	110 1
	000	1	(4)0	0	0	0	0	0	"	000	111	111 >>
sra-			in addition					1				
addi	111	0	1	1	0	0	0	0	1	001+		0.00 +
lw	100	0	1	1	0	0	0	1	1	001+	-	+ 000
sw	1001	0	1	1	0	0	1	0	0	001+	-	000 t
beq	110	0	1	0	1	0	0	0	0	010 -	-	- 100
ori	101	0	(x) Q	٨	0	0	0	0	1	91100	-	1011
xori	010	0	D(X)	٨	0	0	0	0	1	100 xx	i -	110 1
1	010	O(X)	(x) o	0(x)	0	1	0.	0	0	(X)000	-	
1	DIA	OCK	0(0)		B 200 100			Carlo Bulling		S - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -		

c) Program- memoria ROM

Programul implementat pe procesor are scopul de a face suma tuturor numerelor de 2 cifre divizibile cu 3. Pentru a usura vizualizarea programului pe placuta am modificat capatul din dreapta al intervalului de insumare, astfel programul calculeaza in intervalul [12,24]

Programul în C

```
int s=0;

int i=9;

while(i<24)

{

i=i+3;

s=s+i;

}
```


Programul în cod masina - Programul în limbaj de asamblare


b"111_000_001_000_1001",	adi r1,r0,9
b"111_000_100_001_1000",	adi r4,r0,24
b"111_000_101_000_0000",	adi r5,r0,0
b"110_100_001_000_0011",	beq r1,r4,2
b"111_001_001_000_0011",	addi r1.r.3
b"000_101_001_101_0000",	add r5,r5,r1
b"011_000_000_000_0011",	j 3
b"001_000_101_000_1010",	sw r5,10(r0)

Trasarea executiei programului

Pas	SW(7:5)	"000" "001"		"010" "011"		"100"	"101"	"110"	"111" De completat		
	Instr (în asamblare)	Instr (hexa)	PC+1	RD1	RD2	Ext_lmm	ALURes	MemData	WD	BranchAddr	JumpAddr
0	ADDI\$1, \$0, 9	x"E089"	x"0001"	x"0000"	x"0000"	"e∞o"x	"2000"x	x "0000"	x"0009"		
1	ADDI \$4, \$0, 24	X"E318"	x"0002"	x"0000"	x"0000"	x,0018,	x,0018,	"COCOO"x	x"0018"		
2	ADDI \$5, 80,0	x" £2 80"	x"0003"	x"0000"	x"∞000"		x"0000"		x"0000"		
3	BEQ \$1, \$4, 3	x"2083"		the state of the s	Committee of the last of the l	x"0003"	x' 0007°	x'0000'	**************************************	x"0007"	
4	ADDI \$1,\$1,3	X"E483"		x"0009"	x"0009'	x"0003"	x"000C"	x"0000"	x"0000c		1000
5		x"1400"	x"0006"	Name and Address of the Owner, where the Owner, which is the Owner, where the Owner, which is the Owner, where the Owner, which is the Owner, which i	The second secon	x" 0050"	x" 0000°	x"0000"	x"000c"		
6	i3	x" 6003"			x"0000"	x1'000 8'	x"0000"	x"00000"	x"0000d		×"0003"
7			X"0008"		x' 005A"	"A000" X	"A000"x	x"0054"	X OOOA	u	
8	" mstuchumea. sw	se exec	le di	malul	Brodraw	rulii;	gn ba, ce	se calc	Jano		
9	suma										

- d) Nu există părți din processor incomplete.
- e) Nu există erori la implementarea în VHDL. Schema corespunzătoare procesorului MIPS ciclu unic pe 16 biți cu instrucțiunile suplimentare adăugate este următoarea:





f) Programul a fost testat pe plăcuță FPGA BASYS 3 și funcționează conform așteptărilor.