

DFXISP

조도 적응형 FPGA AI-ISP를 위한 Dynamic Function eXchange 연구계획서

Research Proposal

대상 플랫폼 AMD Zynq UltraScale+ ZCU104

입력/과업 Real RAW Bayer → ISP → Object Detection

핵심 질문 정확도를 유지·개선하면서 미사용 ISP 자원을 회수할 수 있는가?

현재 증거 수준

SW 검출 평가, HLS C/RTL co-simulation, Vivado DFX 구현, pr_verify, partial bitstream, 3-arm post-route 자원 비교 완료. 보드 전력·실제 PR latency·DPU end-to-end는 계획 단계.

Executive Summary

DFXISP는 밝은 장면과 저조도 장면에서 서로 다른 전체 ISP 파이프라인이 필요하다는 알고리즘적 관찰을, FPGA의 Dynamic Function eXchange를 이용한 물리적 자원 공유로 연결한다.

- Normal RM과 Low-light RM은 demosaic→BLC→AWB/CCM→gain→gamma 전체를 각각 소유하며, 한 시점에는 하나만 Reconfigurable Partition에 상주한다.

- RAW dark-pixel ratio와 Schmitt hysteresis가 장면을 판정하고, fabric의 DFX Controller가 PS 없는 trigger 경로를 제공한다.

- 100장 교차검증에서 주간 default ISP는 YOLOv8n mAP 0.3921→0.4082, 야간 low-light ISP는 0.1260→0.1447로 개선됐다. SSDLite에서도 같은 방향이 확인됐다.

- Post-route에서 always-on adaptive는 4,768 LUT, DFX는 normal 3,363 LUT 및 low-light 2,344 LUT다. 각각 29.5%, 50.8% 절감이다.

주장 규칙

- 연구의 마지막 검증은 ZCU104의 실제 PR latency, 전력/energy-frame, RAW→DPU

and to end mAP다.

현재는 정확도와 post-route 자원 절감만 확정 결과로 주장한다. 전력 절감과 보드 전환 지연은 실측 전까지 연구 가설 또는 예상 기여로 표기한다.

1. Research Background — 왜 AI-ISP인가?

카메라 센서의 Bayer RAW는 바로 객체 검출기에 투입하기 어렵다. BLC는 센서 offset을 제거하고, demosaic는 CFA를 RGB로 복원하며, AWB/CCM은 조명과 센서 색응답을 보정하고, gain/gamma는 제한된 출력 범위에 신호를 배치한다. 이 과정은 화질뿐 아니라 검출기의 입력 분포를 결정한다.

- 저조도의 본질은 단순한 밝기 감소가 아니라 photon shot noise와 read noise로 인한 SNR 저하다. RAW noise는 보통 $\text{Var}[z|y]=a \cdot y+b$ 의 Poisson-Gaussian 모델로 근사한다.
- Digital gain은 신호와 잡음을 함께 키우므로 SNR 자체를 회복하지 못한다. BLC 오차와 clipping은 후단 gain 및 gamma에서 확대될 수 있다.
- 2x2 binning은 이상적인 독립 noise 가정에서 SNR을 높이지만, 출력 폭·높이를 절반으로 줄여 객체의 픽셀 면적을 1/4로 만든다.
- 따라서 PSNR/SSIM만으로 ISP를 선택할 수 없으며, 동일 detector와 split에서 mAP·AP-small·recall을 직접 평가해야 한다.

연구의 출발점

사람이 보기 좋은 ISP와 기계가 인식하기 좋은 ISP는 다를 수 있으며, 최적 ISP 구조와 파라미터는 조도 및 센서 조건에 의존한다.

1. Research Background — 왜 DFX인가?

FPGA는 streaming ISP를 낮은 지연과 높은 병렬성으로 구현하기 적합하지만, 일반적인 적응형 설계는 후보 모듈을 모두 합성한 뒤 mux 또는 register로 선택한다. 실행하지 않는 모듈도 실리콘 자원을 점유한다.


- Parameter adaptation: gain, gamma, AWB/CCM 계수처럼 동일 구조 안의 값만 변경한다. 빠르지만 구조 자체를 바꾸지는 못한다.
- Conditional execution: 소프트웨어가 ISP module 또는 pipeline 순서를 선택한다. 연산량은 줄어도 FPGA에 합성된 면적은 남을 수 있다.
- Static heterogeneous acceleration: ISP와 neural network의 일을 나누거나 PE를 공유한다. 효율적이지만 설계 시 정한 구조가 런타임에 고정된다.
- Dynamic Function eXchange: static shell을 유지한 채 RP의 bitstream을 교체한다. 상호배타적인 전체 ISP가 같은 물리 자원을 시간적으로 공유한다.

DFXISP의 위치

DynamicISP/AdaptiveISP가 제시한 장면 적응을 HISP/Hybrid VPU의 FPGA 효율 문제와 연결하고, 미사용 ISP의 물리적 면적까지 회수한다.

2. Problem — 적응성의 하드웨어 비용

동일 part-wrapper·OOC+DCP flow로 구현한 post-route 비교



- 정적 normal ISP에 적응성을 추가하면 3,363→4,768 LUT로 41.8% 증가한다.
- DFX는 두 전체 ISP를 동시에 두지 않고 현재 필요한 RM만 RP에 적재한다.
- 따라서 always-on 대비 normal mode 29.5%, low-light mode 50.8%의 LUT를 절감한다.
- 현재 수치는 fabric-only post-route 실측이다. 절대 전력과 실제 PR latency는 ZCU104 보드 실측이 남아 있다.

2. Problem — 조건별 ISP가 실제 검출 성능을 바꾼다




그림 2. v2-v1 검출 지표 변화. 주간 default ISP와 야간 low-light ISP의 개선 방향이 YOLOv8n과 SSDLite-MobileNetV3-Large에서 교차 확인됐다. 단, detector별 score threshold가 달라 scalar precision의 절대값을 detector 사이에서 직접 비교해서는 안 된다.

3. Related Work — 연구 지형

연구	핵심 해결 방식	적용/공유 단위	DFXISP 관점의 공백
Dark-ISP (ICCV 2025)	Differentiable linear/nonlinear RAW ISP	내용별 파라미터	FPGA/PR 자원·지연 미평가
DynamicISP (ICCV 2023)	이전 프레임 인식 결과로 classical ISP 제어	프레임별 파라미터	회로 구조 고정
AdaptiveISP (NeurIPS 2024)	DRL로 module·순서·parameter 선택	영상별 pipeline	conditional compute, 물리 면적 상주
HISP (Electronics 2023)	Traditional ISP + DLISP/DPU 기능 분할	설계 시 이중 분할	static pipeline, IQA 중심
Hybrid VPU (Electronics 2021)	ISP와 CNN이 hybrid PE array 공유	연산기 공간 공유	장면별 회로 교체 없음
DFXISP (본 연구)	Checker + scene-level whole-ISP DFX	RP의 시간적 공유	보드 전력·PR latency 실측 필요

표 1. 관련 연구는 서로 대체 관계라기보다 다른 계층을 해결한다. DFXISP의 차별점은 task-aware ISP 선택을 실제 FPGA 상주 자원의 변화로 연결하는 것이다.

3.1 Dark-ISP — 저조도 RAW 검출을 위한 task-driven ISP

Guo et al., 'Dark-ISP: Enhancing RAW Image Processing for Low-Light Object Detection,' ICCV 2025.

- Bayer RAW를 직접 처리하는 lightweight self-adaptive ISP plugin을 제안한다.
- 전통 ISP를 sensor calibration 성격의 linear sub-module과 tone mapping 성격의 nonlinear sub-module로 분해한다.
- 두 부분을 differentiable component로 만들고 detection loss로 end-to-end 최적화한다.
- Content-aware adaptation과 physics-informed prior를 사용하며, cascade 구조의 두 부분이 협력하도록 Self-Boost mechanism을 둔다.
- 세 RAW dataset에서 RGB/RAW 기반 기존 검출 방법보다 우수한 결과를 작은 parameter 수로 보고한다.

DFXISP와의 관계

Dark-ISP는 '저조도에서 어떤 RAW 처리가 검출에 유리한가'를 해결한다. DFXISP는 normal/low-light 전체 pipeline의 런타임 상주 방식과 FPGA 비용을 해결한다. Dark-ISP는 FPGA resource, partial bitstream, PR latency와 전력을 평가하지 않는다.

3.2 DynamicISP — 인식 피드백 기반 프레임별 파라미터 제어

Yoshimura et al., ‘DynamicISP: Dynamically Controlled Image Signal Processor for Image Recognition,’ ICCV 2023, pp. 12866-12876.

- 여러 classical ISP function과 controller를 결합한다.
- 이전 프레임의 recognition result를 사용해 다음 프레임의 ISP parameter를 제어한다.
- 수동 ISP tuning의 sub-optimality와 DNN ISP의 높은 edge computation cost 사이를 절충한다.
- Single-category와 multi-category object detection에서 낮은 연산 비용으로 높은 정확도를 보고한다.
- 장면별 ISP adaptation이 recognition accuracy를 높일 수 있다는 DFXISP의 알고리즘 가설을 직접 뒷받침한다.

한계와 차별점

동일한 classical ISP 구조에서 parameter를 바꾸므로 demosaic와 binning-demosaic처럼 데이터패스 구조가 다른 pipeline을 교체하기 어렵다. 미사용 hardware resource도 회수하지 않는다.

3.3 AdaptiveISP — pipeline 구조와 파라미터의 공동 선택

Wang et al., ‘AdaptiveISP: Learning an Adaptive Image Signal Processor for Object Detection,’ NeurIPS 2024.

- Deep reinforcement learning을 이용해 ISP module, 실행 순서, parameter를 객체 검출 목적에 맞게 공동 선택한다.
- 대부분의 입력에는 소수 module만 필요하고 일부 어려운 입력에만 더 많은 처리가 필요하다는 관찰을 이용한다.
- 고정 pipeline보다 dynamic scene에 강하며 detection performance와 computational cost의 trade-off를 관리한다.
- DFXISP의 normal/low-light/adaptive 3-arm 평가와 ‘필요한 것만 실행한다’는 설계 철학에 가장 가까운 software baseline이다.

한계와 차별점

Conditional execution은 FLOPs를 줄이지만 FPGA에 이미 합성된 LUT·BRAM·DSP의 물리 면적을 제거하지 않을 수 있다. 보상함수에도 partial-bitstream 크기, drain, frame stall, PR energy 같은 DFX 비용이 없다.

3.4 HISP — Traditional ISP와 DLISP의 FPGA 이중 결합

‘HISP: Heterogeneous Image Signal Processor Pipeline Combining Traditional and Deep Learning Algorithms Implemented on FPGA,’
Electronics 2023, 12(16), 3525.

- Deep-learning ISP가 extreme low-light의 복잡한 RAW 처리를 맡고, traditional streaming module이 AWB와 edge enhancement 등 저비용 후처리를 맡는다.
- UNet 계열 처리를 FPGA DPU로 가속해 ARM CPU의 7,675 ms를 523.28 ms로 줄였다고 보고한다(14.67×).
- DPU+AWB+EE를 최적 조합으로 선택했으며 전체 HISP latency 524.93 ms, total power 12.6 W를 보고한다.

• **한계와 한계점** DLISP의 장단점을 기능 분할하고 FPGA에 통합했다는 점에서 DFXISP의 hardware-side 선행연구다.
선택된 HISP 조합은 static pipeline이며 조도에 따라 전체 pipeline을 runtime 교체하지 않는다.
평가는 BRISQUE·PIQE·NIQE 등 IQA 중심이고, detector mAP와 DFX 자원 회수는 다루지 않는다.

3.5 Hybrid VPU — ISP와 CNN을 위한 공유 PE array

Liu and Song, 'A Hybrid Vision Processing Unit with a Pipelined Workflow for Convolutional Neural Network Accelerating and Image Signal Processing,' Electronics 2021, 10(23), 2989.

- 별도 ISP와 CNN accelerator 사이의 pixel transfer와 redundant hardware 문제를 해결한다.
- Hybrid processing-element array가 ISP와 CNN operation을 모두 처리하며, MAC과 on-chip memory를 공간적으로 공유한다.
- Pipelined workflow로 sensor-to-recognition 흐름을 연결하고 다양한 CNN operation을 지원한다.
- FPGA 200 MHz에서 평균 MAC utilization 94% 이상, 163.2 GOPS를 보고한다.
- ISP와 recognition을 하나의 효율적 하드웨어로 묶는다는 점에서 end-to-end DFXISP의 구현 방향과 맞닿는다.

한계와 차별점

Hybrid VPU는 동일 PE array에 연산을 mapping하는 공간적 공유다. DFXISP는 mode-specific dedicated ISP netlist가 동일 RP를 시간적으로 공유한다. Hybrid VPU는 scene-level circuit swap이나 PR 비용을 평가하지 않는다.

4. Limitation / Research Gap

기존 연구를 계층별로 보면 각각 강점은 분명하지만, 알고리즘의 장면 적응이 실제 FPGA 상주 자원의 변화로 이어지지 않는다.

- Dark-ISP는 저조도 RAW 처리의 task-aware 알고리즘을 제공하지만 normal/dark mode의 하드웨어 공존 비용을 다루지 않는다.
- DynamicISP는 parameter adaptation을, AdaptiveISP는 pipeline selection을 해결하지만 둘 다 FPGA partial reconfiguration의 비용 모델이 없다.
- HISP는 traditional/DLISP의 정적 이중 결합을, Hybrid VPU는 ISP/CNN PE 공유를 해결하지만 장면별 전체 ISP 교체는 제공하지 않는다.
- 기존 정확도 연구는 mAP는 보고해도 LUT·BRAM·DSP·power·PR latency를 함께 비교하지 않으며, 하드웨어 연구는 IQA/throughput 중심이라 detection task와 분리된다.

Research gap

- 따라서 real RAW scene 판단→whole-ISP 선택→DFX trigger→미사용 자원 Task-aware detection을 하드웨어 시스템에서 검증할 필요가 있다. ‘선택하지 않은 전체 ISP 회로를 실제로 제거하고 그 정확도·면적·전력·전환비용을 함께 검증하는가’는 충분히 다뤄지지 않았다.

5. Research Question / Objective


Main RQ

조도에 특화된 전체 ISP를 장면별로 선택하고 FPGA DFX로 교체하면, 객체 검출 정확도를 유지 또는 개선하면서 always-on adaptive ISP보다 FPGA 자원과 전력을 줄일 수 있는가?

- RQ1 — 필요성: Normal ISP와 low-light ISP가 각각 자기 조도 조건에서 상대 ISP보다 높은 mAP를 제공하는가?
- RQ2 — 선택: 저비용 RAW dark-ratio와 hysteresis로 적합한 ISP를 안정적으로 선택할 수 있는가?
- RQ3 — 자원: DFX가 두 pipeline 동시 상주 대비 LUT·FF·BRAM·DSP를 얼마나 줄이는가?
- RQ4 — 실시간성: drain+configuration+warm-up 지연이 scene-level 전환에서 허용 가능한가?
- RQ5 — 에너지: 동일 FPS와 detector 조건에서 board power 및 energy/frame이 감소하는가?
- RQ6 — 일반화: 조건별 우위가 YOLOv8n뿐 아니라 SSDLite 또는 YOLOv8s에서도 유지되는가?

6. Proposed Idea — DFXISP 전체 구조

Static shell에는 ISP 데이터패스가 없고, RP에는 한 번에 하나의 전체 ISP만 상주



핵심: 파라미터만 바꾸는 것이 아니라 demosaic부터 gamma까지의 전체 구조를 교체한다. checker·mode state·DFX 제어는 항상 static에 남는다.

6. Proposed Idea — Checker와 hysteresis




그림 4. 중심 threshold 62% 주위에서 enter 64%/exit 60%의 Schmitt band를 사용한다. 목적은 임계 부근의 noise로 인한 mode flapping과 불필요한 PR을 억제하는 것이다. mode state는 static fabric이 소유한다.

6. Proposed Idea — HLS/RTL 검증 상태




그림 5. RM과 checker의 C/RTL co-simulation 요약. Python/C++ golden, C-simulation, RTL co-simulation을 단계적으로 사용해 arithmetic과 interface를 고정한다. DFX 구현에서는 두 RM의 110-port signature 일치 및 pr_verify PASS를 별도로 확인했다.

7. Evaluation Plan — 실험 arm과 가설

Arm	구성	검증 목적	주요 비교
Arm1	Static RM_NORMAL	비적응 최소 HW 기준	정확도·자원·전력 기준점
Arm2	RM_NORMAL+RM_LOW_LIGHT 동시	DFX 없는 적응형 baseline	적응성의 면적·전력 비용
Arm3	Static checker/controller + 하나의 DFX	제안 시스템	Arm2 대비 자원·전력 절감
Forced normal	모든 입력에 normal ISP	조건 불일치 손실	LOD에서 low-light와 비교
Forced low-light	모든 입력에 low-light ISP	조건 불일치 손실	PASCAL에서 normal과 비교
Adaptive	Checker가 자동 선택	전체 정책의 실효성	oracle 및 forced arm과 비교

색보정되지 않은 none 출력은 배포 가능한 ISP 출력이 아니므로 primary baseline에서 제외한다. 정확도 비교는 normal/low-light/adaptive를 중심으로 수행한다.

7. Evaluation Plan — Dataset, detector, metric

측	구성	측정값
Bright RAW	PASCAL RAW / PASCAL split	Normal 우위 및 checker false-enter
Low-light RAW	LOD/SonyNOD real RAW	Low-light 우위 및 checker miss
Detector	YOLOv8n, SSDLite-MobileNetV3-Large; 선택 YOLOv8n	모델 간 방향 일치
Task metric	COCO mAP@[.5:.95], mAP@50, precision, recall	동일 split·동일 inference setting
Scale metric	AP-small/medium/large	2×2 binning의 small-object 비용
Checker	confusion matrix, balanced accuracy, Youden J	false enter/exit, switch count
Hardware	LUT/FF/BRAM/DSP, WNS/Fmax, FPS	동일 part-clock-wrapper-flow
DFX/energy	bitstream bytes, trigger-to-done, ICAP BW, W, J/frac	보드 반복측정 및 CI

Detector 간 scalar precision/recall은 기본 score threshold가 다르므로 절대값을 직접 비교하지 않고, 각 detector 내부의 arm 차이를 해석한다.

7. Evaluation Plan — 현재 검출 baseline




그림 6. 야간 split의 YOLOv8n 결과. normal 0.1260, 기존 lowlight 0.1410, 배포 lowlight_isp 0.1447 mAP@[.5:.95]이다. 최종 보드 실험에서는 동일 RAW와 detector를 사용해 HW 출력이 이 순서를 재현하는지 검증한다.

7. Evaluation Plan — HLS 자원 및 timing gate




그림 7. 최신 HLS synthesis 자원 요약. HLS 추정치는 기능/회귀 gate로 사용하고, 논문의 arm 간 면적 결론은 동일 조건 post-route 수치를 사용한다. HLS estimate와 Vivado mapping 수치를 혼합해 빠지 않는다.

8. Expected Contribution

- C1 — Architecture: static shell과 하나의 RP로 구성된 scene-adaptive whole-ISP DFX 구조를 제시한다.
- C2 — Control: RAW dark-ratio, Schmitt hysteresis, drain/idle handshake, DFX Controller를 연결한 PS-free 판단·trigger 경로를 구현한다.
- C3 — Task evidence: bright/low-light real RAW에서 condition-specific ISP의 필요성을 YOLO와 SSDLite로 교차 검증한다.
- C4 — Resource evidence: 동일 post-route 측에서 always-on 대비 normal 29.5%, low-light 50.8% LUT 절감을 보인다.
- C5 — Evaluation methodology: mAP·AP-small·checker error와 LUT·timing·PR latency·energy/frame을 하나의 protocol로 결합한다.


성공 조건

보드 결과가 (1) 조건별 정확도 우위를 보존하고, (2) Arm2보다 낮은 상주 자원과 energy/frame을 보이며, (3) PR 지연을 포함해 scene-level switching이 안정적으로 동작할 때 전체 기여가 완성된다.

- C6 — Extensibility: denoise, HDR, task-specific tone mapping 등 추가 RM을 같은 static interface에 삽입할 수 있는 기반을 제공한다.

8. Expected Contribution & Schedule

완료된 근거를 보존하면서 보드 실증으로 연구를 마감하는 8주 계획



완료 기준

보드에서 세 arm의 동일 입력·동일 FPS 전력과 trigger-to-done PR latency를 확보하고, 실제 RAW→DPU 검출 결과가 SW 평가의 조건별 순위와 일치해야 한다.

Risk, Limitation, Mitigation

위험/한계	영향	대응
PR latency가 frame budget 초과	프레임별 전환 불가	scene-level 전환, minimum dwell, drain, invalid window
2×2 binning의 small-object 손실	저조도에서도 mAP 하락 가능	AP-small 분리, full-resolution ablation, 조도별 gate
고정 dark threshold의 sensor 의존	다른 gain/ISO에서 오판	sensor metadata 총화, calibration, threshold register화
SW와 HW RAW 규약 차이	mAP 결과 재현 실패	CFA/bit-depth/black level 명시, golden bit-exact, HW
DFX power 이득이 작음	핵심 주장 약화	동일 FPS/clock의 board rail 측정, static/dynamic 분리, e
Partial bitstream 1.38 MB	전환 시간-DDR traffic 증가	pblock 축소 재검토, ICAP BW 실측, swap 빈도 제한
Detector threshold confound	precision 해석 왜곡	COCO mAP primary, detector 내부 arm delta, PR curve

현재 partial bitstream은 1,447,424 bytes다. 이론적 전환 지연은 가정에 민감하므로 최종 논문에서는 보드 trigger-to-done 실측을 우선한다.

References & Evidence

- [1] Guo et al., Dark-ISP: Enhancing RAW Image Processing for Low-Light Object Detection, ICCV 2025. <https://arxiv.org/abs/2509.09183>
- [2] Yoshimura et al., DynamicISP: Dynamically Controlled Image Signal Processor for Image Recognition, ICCV 2023. <https://arxiv.org/abs/2211.01146>
- [3] Wang et al., AdaptiveISP: Learning an Adaptive Image Signal Processor for Object Detection, NeurIPS 2024. <https://arxiv.org/abs/2410.22939>
- [4] HISP: Heterogeneous Image Signal Processor Pipeline Combining Traditional and Deep Learning Algorithms Implemented on FPGA, Electronics 2023, 12(16), 3525. <https://doi.org/10.3390/electronics12163525>

- [5] Liu and Song, A Hybrid Vision Processing Unit with a Pipelined Workflow for CNN Accelerating and ISP, Electronics 2021, 10(23), 2989. <https://doi.org/10.3390/electronics10232989>

재현성

수치와 그림은 /isppipeline/hls/results의 저장소 산출물을 사용했다. PDF 생성 스크립트도 research_plan/build_research_proposal.py에 함께 보존한다.

- [6] Foi et al., Practical Poissonian-Gaussian Noise Modeling and Fitting for Single-Image Raw-Data, IEEE TIP 2008.
- [7] Hong et al., Crafting Object Detection in Very Low Light, BMVC 2021.
- [8] AMD, Dynamic Function eXchange / DFX Controller and Vitis Vision documentation.
- [9] Local evidence: README.md, Background.md, SPEC.md, ROADMAP.md.
- [10] Local measurements: mAP-precision-recall-2026-08-06.md, dfx-reimplementation-2026-08-01.md, checker validation and csynth/cosim reports.