"به نام خدا"



پیاده سازی:

شیفت رجیستر 4بیتی در مدهای:

SIPO, SISO, PISO, PIPO

کاربردهای ثبات در کامپیوترها

ارائه طراحی یک رجیستر

اعضای گروه: نگین حقیقی، هلیا وفایی، ستاره باباجانی

استاد درس: دكترمريم محبتي

نيم سال اول 1402-1401

موضوع و اهداف:

این جلسه در تاریخ 1401/9/16، کلاس ساعت 10:30 الی 12:00 برگزار شد.

در این جلسه، در ابتدا شیفت رجیستر 4 بیتی در مد SIPO به همراه تست مربوطه طراحی شد. در این گزارشکار با هم شیفت رجیسترهای 4 بیتی در مدهای SIPO, SISO, PISO, PIPO را طراحی کرده و صحت عملکرد هریک را بررسی میکنیم و تصویری از شبیه سازی صحیح آنها نیز ارائه میدهیم.


سپس کاربرد ثباتها در کامیپوتر را ذکر میکنیم و در آخر نیز طراحی ای از یک رجیستر دلخواه ارائه خواهیم داد.

هر یک از مدارات فوق، در ise پیاده سازی میشوند و کد تمامی آن ها نیز به پیوست ارسال میشود.

ثبات پردازنده:

ثبات پردازنده (رجیستر پردازنده) یا ثباتهای حافظه پردازنده، جهت ذخیره داده ها و دستورالعمل ها و انتقال آنها استفاده میشوند. CPU کامپیوتر از مهمترین و پیچیده ترین جزهای یک کامپیوتر هست و برای همین یک سخت افزار یک بعدی و تک منظوره نیست و وظایف زیادی برعهده دارد، به همین منظور رجیستر در پردازنده انواع مختلفی دارد که هرکدام در هندل و پردازش کردن دستورالعملها برای CPU بسیار مهم اند. ثباتها معمولا شامل مقدار اندکی حافظه سریع هستند و بعضی از رجیسترها، عملیات سخت افزاری خاصی دارند مثلا میتوانند فقط خواندنی یا فقط نوشتنی باشند. ثباتها را

میتوان به دو دسته کلی "ثباتهای نشانی پذیر" و "ثباتهای آدرس ناپذیر" تقسیم کرد.



در زیر چند رجیستر مهم در پردازنده و ریزپردازنده به همراه توضیح مختصری می آوریم:

MAR ي Memory Address Register❖

این Register همانطور که از نامش نیز پیداست آدرس های حافظه از داده ها و دستورالعمل ها را در خود نگه میدارد. این Register برای دسترسی به داده ها و دستورالعمل ها و دستورالعمل ها و دستورالعمل ها مورد استفاده قرار میگیرد.

PC և Program Counter ❖

رجیستری است که به آن Instruction Pointer یا IP نیز میگویند. به این رجیستر گاهاً Instruction Address Register نیز گفته میشود. این رجیستر مسیر آدرس حافظه دستورالعملی که بعد از تمام شدن پردازش دستورالعمل فعلی بایستی مورد پردازش قرار بگیرد را در خود ذخیره میکند. به عبارت دیگر این Register تا زمانیکه پردازش روی دستورالعمل فعلی به اتمام نرسیده است آدرس حافظه دستورالعمل بعدی را در خود نگه میدارد.

AC یا Accumulator Register❖

این رجیستر برای ذخیره سازی نتایج دستوراتی که توسط واحد ALU پردازنده سیستم انجام شده است مورد استفاده قرار میگیرد. هنگامی که CPUدستورات را مورد پردازش قرار داد و تمام شد نتیجه دستورات در رجیستر AC به صورت موقت ذخیره میگردد.

MDR ي Memory Data Register❖

این رجیستر یکی از مهم ترین رجیستر های CPU است رجیستر MDR رجیستر واحد ICU پردازنده میباشد و شامل اطلاعاتی است که باید در حافظه RAM سیستم یا سایر حافظه ها ذخیره شود، همچنین این رجیستر میتواند شامل داده هایی باشد که با عملیات Fetch یا واکشی داده ها از یک دستگاه ذخیره سازی بدست آمده باشد. رجیستر MDR همانند بافر عمل میکند و شامل کپی اطلاعاتی است که از حافظه AAM طی عملیات Fetch به این رجیستر منتقل شده است تا توسط CPU مورد پردازش قرار گیرد.

Index Register❖

این رجیستر در پردازنده اعداد یا مقادیری را در خود نگه داری میکند که میتواند از بخشی از آدرس یک دستورالعمل کم یا به آن اضافه شود تا به یک آدرس موثر و کارامد تبدیل شود.

Memory Buffer Register ❖ يا Memory

این Register محتویات داده یا دستورالعمل هایی که از حافظه خوانده یا روی آن نوشته میشوند را در خود نگهداری میکند.

Data Register �


این رجیستر برای ذخیره سازی موقتی داده هایی که از دستگاه های ذخیره سازی خوانده یا نوشته میشوند مورد استفاده قرار میگیرد.


Flag Register �

یک ثبات وضعیت در ریزپردازندهها اینتل x86 است که شامل وضعیت فعلی پردازنده است .


طراحی یک رجیستر:

ALU: Arithmetic and Logical Unit





طراحی شیفت رجیستر(یک نمونه):




:SIPO

ابتدا دو ورودی d و clk و یک خروجی output(زنوع (STD_LOGIC_VECTOR(3 DOWNTO 0)) برای این مدار در نظر میگیریم کد مدار به صورت زیر است:

```
19
   library IEEE;
20
21 use IEEE.STD LOGIC 1164.ALL;
22
23 -- Uncomment the following library declaration if using
    -- arithmetic functions with Signed or Unsigned values
24
25 --use IEEE.NUMERIC_STD.ALL;
26
27
   -- Uncomment the following library declaration if instantiating
28
   -- any Xilinx primitives in this code.
29
   --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity SIPO is
        generic(n:positive := 4);
33
        Port ( d : in STD LOGIC;
34
35
               clk : in STD LOGIC;
36
               output : out STD LOGIC VECTOR(n-1 downto 0));
37
   end SIPO;
38
39 architecture Behavioral of SIPO is
40 signal temp out : STD LOGIC VECTOR(n-1 downto 0);
41
   begin
42 process(clk)
43 begin
44 if rising edge(clk) then
45 temp out <= d & temp out (n-1 downto 1);
46 end if;
47 end process;
48 output <= temp_out;
49
50
   end Behavioral;
51
```

```
signal clk : std_logic := '0';
54
55
        -- Outputs
56
        signal output : std_logic_vector(2 downto 0);
57
        -- Clock period definitions
        constant clk_period : time := 10 ns;
59
60
     BEGIN
61
62
62
        -- Instantiate the Unit Under Test (UUT)
       uut: SIPO PORT MAP (
64
65
               d => d,
               clk => clk,
66
               output => output
67
             );
68
69
        -- Clock process definitions
70
71
        clk_process :process
72
        begin
73
           clk <= '0';
           wait for clk period/2;
74
          clk <= '1';
75
           wait for clk_period/2;
        end process;
77
78
79
        -- Stimulus process
80
81
        stim proc: process
       begin
82
           -- hold reset state for 100 ns.
83
          wait for 100 ns;
84
           d <= '1';
85
           wait for clk period;
86
           d <= '0';
87
           wait for clk_period;
88
           d <= '1';
89
          wait for clk_period*10;
90
          -- insert stimulus here
91
           waits
93
        end process;
94
95
    END:
96
97
```

و همچنین شکل مدار به صورت زیر میباشد:






:PIPO


ابتدا دو ورودی d (از نوع (STD_LOGIC_VECTOR(3 DOWNTO 0) و STD_LOGIC_VECTOR) و clk و یک خروجی output (از نوع (STD_LOGIC_VECTOR(3 DOWNTO 0) برای این مدار در نظر میگیریم کد مدار به صورت زیر است:


```
19
20
    library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
21
22
    -- Uncomment the following library declaration if using
23
    -- arithmetic functions with Signed or Unsigned values
24
    --use IEEE.NUMERIC STD.ALL;
25
26
    -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
    --library UNISIM;
29
    --use UNISIM.VComponents.all;
30
31
    entity PIPO is
32
   Port ( d: in STD LOGIC VECTOR (3 downto 0);
33
   clk : in STD LOGIC;
34
    output : out STD_LOGIC_VECTOR(3 downto 0));
35
    end PIPO;
36
37
    architecture Behavioral of PIPO is
38
    signal mid : STD_LOGIC_VECTOR(3 downto 0) := (others => '0');
39
40
41
   begin
   process(clk)
42
43
   begin
   if rising_edge(clk) then
44
   mid <= d;
45
46
   end if;
   end process;
47
   output <= mid;
48
49
    end Behavioral;
50
51
```


```
-- Clock process definitions
   clk process :process
  begin
      clk <= '0';
     wait for clk period/2;
      clk <= '1';
      wait for clk period/2;
   end process;
  -- Stimulus process
  stim proc: process
  begin
      -- hold reset state for 100 ns.
      wait for 100 ns;
      d <= "1011";
     wait for clk period*2;
      d<= "1010";
     wait for clk period;
     -- insert stimulus here
     wait for clk period*5;
   end process;
END;
```


و همچنین شکل مدار به صورت زیر میباشد:












:PISO


ابتدا دو ورودی d() STD_LOGIC_VECTOR(3 DOWNTO و یک output) و clk و یک خروجی output برای این مدار در نظر میگیریم کد مدار به صورت زیر است:


```
17
    library IEEE;
20
    use IEEE.STD LOGIC 1164.ALL;
21
22
    -- Uncomment the following library declaration if using
23
    -- arithmetic functions with Signed or Unsigned values
24
    --use IEEE.NUMERIC STD.ALL;
25
26
    -- Uncomment the following library declaration if instantiating
27
    -- any Kilinx primitives in this code.
28
    --library UNISIM;
29
    --use UNISIM. VComponents.all;
30
31
    entity PISO is
32
        Port ( d : in STD_LOGIC_VECTOR(3 DOWNTO 0);
33
                clk : in STD LOGIC;
34
               output : out STD LOGIC);
35
    end PISO;
36
37
38
    architecture Behavioral of PISO is
    SIGNAL temp out : STD LOGIC VECTOR(3 DOWNTO 0);
39
40
41
    begin
    PROCESS(clk)
42
43
    IF rising edge (clk) then
44
45 temp out <= d;
    END IF;
46
    END PROCESS:
47
48
    output <= temp_out(0);
49
    end Behavioral;
50
```


```
-- Clock process definitions
70
71
       clk process :process
72
       begin
          clk <= '0';
73
74
          wait for clk_period/2;
          clk <= '1';
75
          wait for clk period/2;
76
       end process;
77
78
79
       -- Stimulus process
80
81
       stim proc: process
       BEGIN
82
          -- hold reset state for 100 ns.
83
          wait for 100 ns;
84
          d <= "1011";
85
          wait for clk period*2;
86
          d <= "1001";
87
          wait for clk period;
88
          -- insert stimulus here
89
90
          wait for clk period*5;
91
       END PROCESS:
92
93
    END;
94
```

و همچنین شکل مدار به صورت زیر میباشد:









Name	Value		776,721,800 ns	776,722,000 ns	776,722,200 ns	776,722,400 ns	776,722,600 ns	776,722,800	ns 776,723,000 ns
▶ ■ d[3:0]	1001	XX 10	01 // 1001	XX 1001	() 1001	XX 1001	()(1001)()	1001	XX 1001 XX
¼ clk	1								
1 output	1								
🔓 clk_period	10000 ps				1	0000 ps			

:SISO

ابتدا دو ورودی d و clk و یک خروجی output برای این مدار در نظر میگیریم کد مدار به صورت زیر است:

```
19
    library IEEE;
20
    use IEEE.STD LOGIC 1164.ALL;
21
22
    -- Uncomment the following library declaration if using
23
24
    -- arithmetic functions with Signed or Unsigned values
    --use IEEE.NUMERIC STD.ALL;
25
26
    -- Uncomment the following library declaration if instantiating
27
28
    -- any Xilinx primitives in this code.
    --library UNISIM;
29
    --use UNISIM.VComponents.all;
30
31
32
    entity SISO is
        Port ( d : in STD LOGIC;
33
               clk : in STD LOGIC;
34
               output : out STD LOGIC);
35
    end SISO;
36
37
    architecture Behavioral of SISO is
38
    signal tmep_out : STD_LOGIC_VECTOR(3 DOWNTO 0);
39
40
41
    begin
42
    PROCESS(clk)
43
44
   BEGIN
   IF RISING EDGE (clk) THEN
45
46
   tmep_out <= d & tmep_out(3 DOWNTO 1);</pre>
    END IF;
47
    END PROCESS;
48
    output <= tmep out(0);
49
50
   end Behavioral;
51
52
```

```
71
       clk process :process
72
       begin
          clk <= '0';
73
          wait for clk period/2;
74
          clk <= '1';
75
76
          wait for clk period/2;
77
      end process;
78
79
      -- Stimulus process
80
      stim proc: process
81
82
      begin
          -- hold reset state for 100 ns.
83
         wait for 100 ns;
84
         d <= '1';
85
         wait for clk period;
86
          d <= '0';
87
         wait for clk period;
88
          d <= '1';
89
    wait for clk period*10;
90
          -- insert stimulus here
91
92
93
          wait:
94
     end process;
95
96 END;
```

و همچنین شکل مدار به صورت زیر میباشد:

