第 4 章 触发器

4.1 基本RS触发器

4.2 钟控触发器

4.3 主从触发器和边沿触发器

4.4 触发器的逻辑符号及时序图

基本RS触发器的构成及工作原理





基本RS触发器

根据图中的与非逻辑关系，可以得出以下结果：

① 当R_D=0，S_D=1时，无论触发器原来处于什么状态， 其次态一定为0，即Q^{n+1}=0，$\overline{Q}^{n+1}$=1，称触发器处于置0(复位)状态。

② 当R_D=1，S_D=0时，无论触发器原来处于什么状态，其次态一定为1，即Q^{n+1}=1，$\overline{Q}^{n+1}$=0，称触发器处于置1(置位)状态。

③ 当R_D=1，S_D=1时，触发器状态不变，即$Q^{n+1}=Q^n$，$\overline{Q}^{n+1}=\overline{Q}^n$，称触发器处于保持(记忆)状态。

④ 当R_D=0，S_D=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当R_D、S_D同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Q^{n+1}=Ø，这种情况是不允许的。

相关术语:

当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。

把输入信号作用前的触发器状态称为现在状态(简称现态)，用Q^n和$\overline{Q}^n$(或Q、$\overline{Q}$)表示;

把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Q^{n+1}和$\overline{Q}^{n+1}$表示。

功能描述方法

1. 状态转移真值表(状态表)

将触发器的次态Q^{n+1}与现态Q^n、输入信号之间的逻辑关系用表格形式表示出来，这种表格就称为状态转移真值表，简称状态表。



R_D	S_D	Q^{n+1}
0	0	×
0	1	0
1	0	1
1	1	Q^n

R_D	S_D	Q	Q^{n+1}
0	0	0	×
0	0	1	×
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

2. 特征方程(状态方程)

描述触发器逻辑功能的函数表达式称为**特征方程或状态方程**。

R_D	S_D	Q	Q^{n+1}
0	0	0	×
0	0	1	×
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

基本RS触发器状态表

Q \ R_DS_D	00	01	11	10
0	X	0	0	1
1	X	0	1	1

Q^{n+1}

$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \text{ (约束条件)} \end{cases}$$

3. 状态转移图(状态图)与激励表

状态转移图是用图形方式来描述触发器的**状态转移规律**。

圆圈表示触发器的**稳定状态**，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示**转移条件**。

R_D	S_D	Q	Q^{n+1}
0	0	0	×
0	0	1	×
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1



激励表(也称驱动表)：表示触发器由当前状态Q^n转至确定的下一状态Q^{n+1}时，对输入信号的要求。

基本RS触发器的激励表：

$Q^n \rightarrow$	Q^{n+1}	R_D	S_D
0	0	×	1
0	1	1	0
1	0	0	1
1	1	1	×

4. 波形图

工作波形图又称**时序图**，它反映了触发器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形。



$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \end{cases}$$

基本RS触发器波形图：



钟控RS触发器

钟控RS触发器是在基本RS触发器基础上加两个与非门构成触发引导电路，*R*为置0端，*S*为置1端，*CP*为时钟输入端。





$$R_D = \overline{R \cdot CP}$$
$$S_D = \overline{S \cdot CP}$$

代入 →

$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \end{cases}$$

得到钟控RS触发器的特征方程为：

$$\begin{cases} Q^{n+1} = S + \overline{R} Q^n \\ RS = 0 \quad \text{(约束条件)} \end{cases}$$

其中*RS*=0表示*R*与*S*不能同时为1。

钟控RS触发器的状态转移真值表、激励表、状态图和波形图 。

钟控RS触发器



$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \quad \text{(约束条件)} \end{cases}$$



(a) 状态转移图

表 5.2.1 钟控 RS 触发器的状态表

R	S	Q^{n+1}
0	0	Q
0	1	1
1	0	0
1	1	×

表 5.2.2 钟控 RS 触发器的激励表

$Q \to Q^{n+1}$		R	S
0	0	×	0
0	1	0	1
1	0	1	0
1	1	0	×

钟控D触发器(数据锁存器)



$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \end{cases}$$

基本RS触发器

$$\begin{cases} Q^{n+1} = S + \overline{R} Q^n \\ RS = 0 \quad \text{(约束条件)} \end{cases}$$

钟控RS触发器

钟控D触发器

$$S_D = \overline{D \cdot CP}$$

$$R_D = \overline{S_D \cdot CP} = \overline{\overline{D} \cdot CP}$$



$$Q^{n+1} = D$$

D触发器状态转移真值表：

D	Q^{n+1}
0	0
1	1

$$Q^{n+1}=D$$

D触发器激励表：

$Q^n \longrightarrow$	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1



D触发器状态（转移）图：



钟控JK触发器

基本RS触发器方程

$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \end{cases}$$





$$\boxed{Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n}$$

钟控JK触发器

$$Q^{n+1} = J\overline{Q}^{n} + \overline{K}Q^{n}$$

JK触发器状态转移真值表:

J	K	Q^{n+1}
0	0	Q^n
0	1	**0**
1	0	**1**
1	1	$\overline{Q}^n$

JK触发器激励表:

$Q^n \rightarrow Q^{n+1}$		J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0

JK触发器所具有的功能?

JK触发器状态图:



钟控T触发器

$$Q^{n+1} = J\overline{Q}^{n} + \overline{K}Q^{n}$$

钟控T触发器可由钟控*JK*触发器中令*J*=*K*构成

T触发器特征方程： $Q^{n+1} = T \oplus Q^{n}$

T触发器激励表

$Q \to Q^{n+1}$		T
0	0	0
0	1	1
1	0	1
1	1	0

T触发器状态转移真值表

T	Q^{n+1}
0	Q
1	$\overline{Q}$

T触发器状态（转移）图



用JK触发器实现其它触发器功能，如TFF、DFF及RSFF?



4.2.5 电平触发方式的工作特点

当钟控触发器的控制端CP为高电平接收输入信号称为电平触发方式。

特点： 控制信号**有效**时触发器输出随输入变化，否则触发器保持状态不变。

存在问题： 可能会在多次反转（$Q^{n+1}=\overline{Q}$）

主从JK触发器





图 5.3.4 主从 JK 触发器的工作波形图

边沿触发器

同时具备以下条件的触发器称为边沿触发方式触发器(简称边沿触发器)：

① 触发器仅在*CP*某一约定跳变到来时，才接收输入信号；

②在*CP*=0或*CP*=1期间，输入信号变化不会引起触发器输出状态变化。

边沿触发器提高了抗干扰能力，工作更为可靠。

维持-阻塞边沿D触发器



(a) 电路结构



(b) 逻辑符号

维持-阻塞边沿D触发器

归纳分析结果

$$CP=\begin{cases}0 & Q_{t+1}=Q_t\\ \uparrow & Q_{t+1}=D\\ 1 & Q_{t+1}=Q_t\\ \downarrow & Q_{t+1}=Q_t\end{cases}$$

次态真值表

CP	D	Qn+1
0	X	Qn
1	X	Qn
↓	X	Qn
↑	X	D

功能总结

D触发器的次态仅取决于时钟上升沿前一时刻输入数据D的值，其它情况下状态保持不变。

典型时序



4.4 触发器的逻辑符号及时序图



电位触发方式触发器的逻辑符号



边沿集成触发器的传统逻辑符号

4.4 触发器的逻辑符号及时序图

时序图的画法一般按以下步骤进行：

①以时钟*CP*的作用沿为基准，划分时间间隔，*CP*作用沿来到前为现态，作用沿来到后为次态。

②每个时钟脉冲作用沿来到后，根据触发器的状态方程或状态表确定其次态。

③异步直接置0、置1端(R_D、S_D)的操作不受时钟*CP*的控制，画波形时要特别注意。





【例】 边沿D触发器如图(*a*)所示，其输入波形见图(*b*)，试画出状态Q端的波形。（设电路初态为0 ）



（*a*）



（*c*）

分析：

$$Q^{n+1} = D = A$$

（当*B*=0时，$Q^0 = 0$）

4.4 触发器的逻辑符号及时序图

将2个下降沿触发的DFF如图所示级联，试根据图中给定的Clock信号和输入信号x，画出q和r的时序波形。



Two flip flops



Timing for two flip flops

Note: ***The output of flip flop r is a replica of that of q, delayed by one clock period. The name of the D flip flop comes from Delay.***

【例】 TTL边沿触发器组成的电路如图(*a*)所示，其输入波形见图(*b*)，试画出Q_1端的波形。（设电路初态为0）



(*a*)



(*b*)

分析：

$$Q_1^{n+1} = D = \overline{AQ_1}$$

Q：如何用沿触发的DFF实现<u>2分频电路</u>?



Q：如何用沿触发的JKFF和TFF实现2分频电路?