



中国研究生创新大赛
CPICIC CHINA POSTGRADUATE IC
INNOVATION COMPETITION

华为赛题一 · VVC 反变换模块 (ITS) 设计

ITS VVC 反变换模块 PPA 评估报告

面向 H.266/VVC 的 500MHz 高频反变换引擎
RTL 设计与实现

队伍名称：哈基米

目录

- 1. 评估范围与总体结论..... 1
- 2. 综合与实现配置..... 1
- 3. 性能与时序评估..... 1
 - 3.1 Timing Summary 1
 - 3.2 最差 setup 路径..... 2
 - 3.3 最差 hold 路径..... 2
- 4. 面积与资源评估..... 2
- 5. 功耗评估 3
 - 5.1 功耗汇总..... 3
 - 5.2 动态功耗分解..... 3
 - 5.3 层次功耗..... 3
- 6. 关键优化与 PPA 影响 4
- 7. 评估平台说明..... 4
- 8. PPA 结论 4
- 9. 关联验证结果..... 4

1. 评估范围与总体结论

本报告给出 ITS VVC 反变换模块赛题提交版本的功耗、性能和面积评估数据。PPA 实现对象为 its_top_500_singleclk，赛题提交入口 its_top.v 内部例化该实现并保持赛题单时钟接口一致。评估方式为 FPGA 工具实现报告，不使用 ASIC 工艺库；报告中明确列出工具版本、目标器件、实现状态、资源占用、时序裕量和功耗估算置信度。

项目	结果	说明
PPA 评估顶层	its_top_500_singleclk	赛题提交入口 its_top.v 内部例化该实现，PPA 数据路径等价，端口与赛题接口一致
目标频率	500MHz	2.000ns 时钟周期
时序结论	WNS +0.087ns, WHS +0.035ns	setup/hold 均满足, 0 failing endpoints
面积结论	CLB LUT 1886, CLB Register 2214, DSP48E2 5	分别占目标器件 0.87%、0.51%、0.27%
BRAM 结论	RAMB36E2 12, RAMB18E2 5	Block RAM Tile 14.5/480
功耗结论	Total On-Chip Power 0.677W	Vivado post-route vectorless/约束活动估算，置信度 Medium

2. 综合与实现配置

配置项	取值
综合/实现工具	Vivado v2025.2 (win64), Build 6299465
目标器件	Kintex UltraScale+ xcku5p-ffvb676-2-e
Speed grade	-2, Production speed file 1.29
设计顶层	its_top_500_singleclk
实现状态	Physopt postRoute / routed
时钟约束	clk = 2.000ns, 500.000MHz
实现报告日期	2026-07-04 17:46
时序报告	02_rtl/synth/top_500_singleclk_timing_impl_usp.rpt
资源报告	02_rtl/synth/top_500_singleclk_utilization_impl_usp.rpt
功耗报告	02_rtl/synth/top_500_singleclk_power_impl_usp.rpt

3. 性能与时序评估

3.1 Timing Summary

指标	数值	状态	说明
WNS (Setup)	+0.087 ns	MET	最差建立时间裕量为正
TNS	0.000 ns	MET	无 setup 负裕量累计
Setup failing endpoints	0 / 9087	MET	全部 endpoint 满足
WHS (Hold)	+0.035 ns	MET	最差保持时间裕量为正
THS	0.000 ns	MET	无 hold 负裕量累计
Hold failing endpoints	0 / 9087	MET	全部 endpoint 满足
WPWS	+0.431 ns	MET	脉宽裕量满足

3.2 最差 setup 路径

项目	内容
Source	u_wrapper/u_core/u_shared_rom/coeff_reg_1/CLKARDCLK (RAMB36E2)
Destination	u_wrapper/u_core/u_shared_engine/coeff_buf_reg_r1_64_127_7_13/RAMF/I (RAMD64E)
Requirement	2.000 ns
Data Path Delay	1.789 ns
Logic / Route	0.960 ns (53.041%) / 0.829 ns (46.959%)
Logic Levels	0
Clock Path Skew	-0.033 ns
Slack	+0.087 ns

最差 setup 路径为 shared ROM coeff_reg_1 (RAMB36E2) 到 shared transform engine coeff_buf (RAMD64E/DistRAM) 的物理写入路径，逻辑级数为 0。该结果说明设计中的较长组合逻辑路径已通过流水线和存储结构优化得到控制，当前时序裕量主要由 BRAM 输出、局部路由和 DistRAM 写入端决定。

3.3 最差 hold 路径

项目	内容
Source	u_wrapper/u_core/output_fifo_wdata_reg[38]/C (FDCE)
Destination	u_wrapper/u_output_fifo/mem_reg_0_15_28_39/RAMF/I (RAMD32)
Data Path Delay	0.119 ns
Logic / Route	0.039 ns (32.773%) / 0.080 ns (67.227%)
Logic Levels	0
Slack	+0.035 ns

4. 面积与资源评估

资源类型	使用量	可用量	利用率	说明
CLB LUTs	1886	216960	0.87%	总 LUT，占目标器件 0.87%
LUT as Logic	1518	216960	0.70%	组合逻辑 LUT
LUT as Memory	368	99840	0.37%	分布式 RAM，主要为局部缓存/FIFO
CLB Registers	2214	433920	0.51%	触发器
CARRY8	69	27120	0.25%	加法/计数相关结构
F7 Muxes	128	108480	0.12%	LUT 级联 MUX
F8 Muxes	64	54240	0.12%	LUT 级联 MUX
Unique Control Sets	159	54240	0.29%	控制集数量
Block RAM Tile	14.5	480	3.02%	BRAM 总 tile 用量
RAMB36E2	12	480	2.50%	ROM、in_mem、缓冲存储
RAMB18E2	5	960	0.52%	小容量缓冲/ROM 切分

DSP48E2	5	1824	0.27%	共享 transform engine + LFNST MAC
URAM	0	64	0.00%	未使用

面积优化重点包括共享 transform engine、ROM 共享、LFNST 系数缓存结构、同步复位收敛和 XPM BRAM in_mem。实现结果中 DSP48E2 使用 5 个，LUT as Memory 使用 368 个，在满足 500MHz 时序约束的同时保持较低的资源占用；具体存储映射以 Vivado utilization report 为准。

5. 功耗评估

5.1 功耗汇总

指标	数值	说明
Total On-Chip Power	0.677 W	Vivado report_power post-route 估算
Dynamic Power	0.224 W	时钟、逻辑、信号、BRAM、DSP 动态功耗
Device Static Power	0.452 W	器件静态功耗
Junction Temperature	26.2 C	默认环境和散热设置下估算
Confidence Level	Medium	未提供 SAIF/VCD 活动文件，内部节点活动为工具估算
Process	Typical	FPGA Production model

5.2 动态功耗分解

组件	功耗(W)	资源/说明
Clocks	0.046	3 个时钟相关节点
CLB Logic	0.049	含 LUT、Distributed RAM、Register、CARRY8
Signals	0.054	内部信号翻转
Block RAM	0.070	14.5 个 Block RAM Tile
DSPs	0.012	5 个 DSP48E2
Static Power	0.452	器件静态功耗
Total	0.677	总片上功耗

5.3 层次功耗

层次	动态功耗(W)	说明
its_top_500_singleclk	0.224	顶层动态功耗
u_wrapper	0.224	wrapper 与 core 合计
u_core	0.216	计算核心主体
u_shared_engine	0.115	共享 1D transform engine
u_in_mem	0.024	XPM BRAM 输入缓冲
u_lfnst	0.023	LFNST 计算逻辑
u_shared_rom	0.012	共享变换 ROM
u_lfnst_rom	0.009	LFNST 系数 ROM
u_input_fifo / u_output_fifo	0.004 / 0.004	输入/输出 FIFO

6. 关键优化与 PPA 影响

优化项	设计作用	对 PPA 的影响
共享 transform engine	行/列处理复用 1D 引擎，在保持吞吐要求的前提下降低并行资源	DSP48E2 使用 5 个
ROM 地址累加器	以递增地址生成替代宽位移组合路径	ROM 地址计算不构成当前最差 setup 路径
XPM BRAM in_mem	显式映射输入缓冲到 RAMB36E2	减少分布式 RAM 多级 MUX 对时序的影响
LFNST 输出流水拆分	MAC drain + shift/clip 两级输出	保证 LFNST 最后一项输入参与运算，并缩短输出组合链
TU metadata queue	支持上一 TU 输出未完成时接收下一 TU	覆盖连续 TU 与输入输出重叠场景
同步复位和控制集收敛	减少控制集和布局压力	Unique Control Sets 159
req-gated output valid	req=0 时不拉高 it_data_out_vld，且不读取 output_fifo	满足赛题输出协议，避免无请求时产生有效输出
front_done 边界 bubble	TU 边界周期禁止读取下一 TU 首个 beat	避免输出 beat 计数串扰，支持连续 TU / overlap 场景

7. 评估平台说明

平台	器件/工具	500MHz 结果	说明
UltraScale+	xcku5p-ffvb676-2-e / Vivado 2025.2	达标: WNS +0.087ns	最终平台

8. PPA 结论

在 Kintex UltraScale+ xcku5p-ffvb676-2-e 上，its_top_500_singleclk 以 2.000ns 周期完成 post-route + phys_opt 实现，WNS +0.087ns、WHS +0.035ns、TNS/THS 均为 0，说明 500MHz 时序已经闭合。资源方面，CLB LUT 1886、CLB Register 2214、DSP48E2 5、RAMB36E2/RAMB18E2 12/5，资源利用率均较低。功耗方面，Vivado routed 估算总片上功耗 0.677W，其中动态功耗 0.224W、静态功耗 0.452W，置信度 Medium。

9. 关联验证结果

PPA 评估对应的 RTL 版本已完成最终功能回归。性能、面积和功耗数据均以通过功能验证的 its_top_500_singleclk 为对象。

验证项	结果	与 PPA 的关系
its_top_500_singleclk 回归	1539/1539 PASS	PPA 评估顶层即该回归 DUT
its_core_500 回归	94/94 PASS	计算核在 FIFO 接口下 bit-exact 通过
二维处理顺序	先垂直后水平	PPA 评估对象已落实赛题二维顺序要求
连续 TU / overlap	立即重叠输入 2/2 PASS	验证上一 TU 输出未完成时仍可接收下一 TU
its_top.v 接口兼容回归	1444/1444 PASS	确认赛题提交入口封装不改变功能