



中国研究生创新大赛
CPICIC CHINA POSTGRADUATE IC
INNOVATION COMPETITION

华为赛题一 · VVC 反变换模块 (ITS) 设计

ITS VVC 反变换模块 验证报告



面向 H.266/VVC 的 500MHz 高频反变换引
擎 RTL 设计与实现

队伍名称：哈基米

目录

1. 验证目标与总体结论	1
2. 验证环境与参考模型	2
2.1 工具与脚本	2
2.2 Golden 数据来源.....	2
3. 测试用例设计与覆盖	3
3.1 单时钟实现顶层 1539 用例组成.....	3
3.2 变换类型与尺寸覆盖	4
3.3 LFNST 覆盖.....	4
3.4 协议与边界覆盖.....	5
3.5 定向回归补充.....	6
4. 仿真结果	7
5. 波形截图与检查点	8

1. 验证目标与总体结论

本报告说明 ITS VVC 反变换模块最终提交版本的验证环境、验证用例、验证数据来源、波形检查点和回归结果。最终赛题提交入口为 `its_top.v`，内部例化 `its_top_500_singleclk` 并保持赛题 `its_top` 单时钟接口一致；`its_top_500_singleclk` 为主要回归 DUT，`its_core_500` 为 500MHz 计算核验证入口。

说明：1539/1539 回归以 `its_top_500_singleclk` 为主要 DUT；`its_top.v` 仅比 `its_top_500_singleclk` 多一层端口等价封装，因此单独执行 1444/1444 接口兼容回归，用于确认赛题入口封装不改变功能。

项目	结论	说明
单时钟实现顶层	<code>its_top_500_singleclk</code>	赛题单时钟接口，内部复用 wrapper/core 架构
功能回归	1539/1539 PASS	覆盖穷举组合、反压、连续 TU、end 同拍和立即重叠输入
计算核回归	94/94 PASS	覆盖 FIFO 接口计算核和输出反压
接口兼容回归	1444/1444 PASS	<code>its_top.v</code> 为赛题提交入口封装；单独执行接口兼容回归，确认端口封装不改变功能
验证工具	ModelSim SE-64 10.6e	仿真脚本位于 sim/ 目录

结论：主要回归 DUT 与 Python 参考模型 bit-exact 匹配，DCT2、DCT8、DST7、LFNST、反压、连续 TU 和赛题要求中的先垂直后水平处理顺序均已覆盖。

2. 验证环境与参考模型

2.1 工具与脚本

类别	文件/版本	用途
仿真工具	ModelSim SE-64 10.6e	执行 RTL 仿真和回归测试
主回归脚本	03_verification/sim/run_500_singleclk.do	单时钟实现顶层 its_top_500_singleclk 回归
计算核脚本	03_verification/sim/run_core_500.do / 03_verification/sim/logs/run_core_500.log	its_core_500 FIFO 接口回归
接口兼容回归脚本	03_verification/sim/run.do / 03_verification/sim/logs/regression_run.log	its_top.v 赛题接口兼容回归
参考模型	03_verification/scripts/ref_model.py	独立生成 golden，不从 RTL 输出反推
测试向量生成	03_verification/scripts/gen_test_vectors.py	生成输入向量、golden 和 include 文件
测试平台	03_verification/tb/its_tb_500.v	单时钟实现顶层回归 testbench
测试平台	03_verification/tb/its_core_500_tb.v	计算核直接回归 testbench

仿真编译说明：由于 RTL 使用 SystemVerilog package/import 和 unpacked array，仿真脚本采用 vlog -sv 编译全部 RTL 文件。

2.2 Golden 数据来源

- 1.参考模型按赛题二维变换顺序执行：先垂直变换，再水平变换。
- 2.DCT2、DCT8、DST7 和 LFNST 系数由脚本统一生成，并同步到 02_rtl/rtl/ 与 03_verification/tb/ 目录。
- 3.golden 文件由 Python 参考模型独立生成，不使用 RTL 仿真输出提取，避免循环验证。
- 4.RTL、testbench 和 reference model 使用同一套 ROM 系数文件，保证系数源一致。
- 5.输出按 4 个 10-bit 结果拼接为 40-bit beat，与赛题接口逐 beat 比对。

3. 测试用例设计与覆盖

3.1 单时钟实现顶层 1539 用例组成

类别	数量	覆盖范围	结果
专项功能用例	89	DCT2/DCT8/DST7/LFNST 、非方形、边界输入和组合场景	89/89 PASS
穷举回归	1377	DCT2 225 + MTS 1152, 覆盖尺寸、变换对和 LFNST 配置	1377/1377 PASS
输出反压采样	37	从 1377 组合中采样, 3on/2off 反压模式	37/37 PASS
手写强反压	3	bp_dct2_8x8、 bp_dct2_16x16、 bp_lfnst48, 1:4 占空比	3/3 PASS
end_same_cycle	10	最后输入与 it_data_end 同拍	10/10 PASS
continuous	20	无复位连续 TU 输入	20/20 PASS
two-TU no-reset	1	两个 TU 连续运行且中间不 复位	1/1 PASS
immediate overlap	2	上一 TU 输出未完成时, 按 it_data_in_req 立即发送下 一 TU	2/2 PASS
合计	1539	单时钟实现顶层完整回归	1539/1539 PASS

3.2 变换类型与尺寸覆盖

变换类型	尺寸范围	数量	覆盖说明
DCT2	4x4 到 64x64	25 种尺寸	宽高取 4/8/16/32/64 的全部组合
DCT8	4x4 到 32x32	16 种尺寸	VVC MTS 支持范围内的全部组合
DST7	4x4 到 32x32	16 种尺寸	VVC MTS 支持范围内的全部组合
MTS 变换对	DCT8/DST7/DCT2 交叉	8 类组合	覆盖水平/垂直方向不同变换类型

3.3 LFNST 覆盖

场景	数量	规则	说明
LFNST 关闭	lfnst_idx=0	直接进入主二维反变换	作为所有尺寸的基线配置
nTrs=16	8 个专项场景	任一边小于 8	4 个 setIdx × 2 个 lfnst_idx
nTrs=48	8 个专项场景	宽高均不小于 8	4 个 setIdx × 2 个 lfnst_idx
LFNST + DCT2	6 个组合场景	8x16 到 32x32	验证 LFNST overlay 后再做主变换
非方形 LFNST (nTrs=16/48)	4 个组合场景	4x64、64x4; 8x64、64x8	4x64/64x4 验证 nTrs=16 的 row*tu_width+col 左上 4x4 地址; 8x64/64x8 验证 nTrs=48 overlay 映射。
非零 x[15] 用例	包含	覆盖 LFNST MAC drain	验证最后一个输入项完成累计

3.4 协议与边界覆盖

协议/边界点	覆盖方式	检查内容
输入反压	it_data_in_req 门控输入发送	外部仅在 req=1 时发送有效数据
输出反压	周期性和强反压测试	req=0 时 it_data_out_vld=0, DUT 不推进 output FIFO; req 恢复后未消费 beat 继续输出, 无丢失、无重复
it_data_end 同拍	10 个 end_same_cycle 用例	最后输入数据与结束脉冲同周期有效
连续 TU	20 个 continuous + 1 个 two-TU	不复位连续启动下一 TU
输入输出重叠	2 个立即重叠输入	上一 TU 输出未完成时允许下一 TU 输入
边界输入	全零、DC、最大正值、最小负值、稀疏随机	覆盖定点符号、边界幅值和稀疏输入

3.5 定向回归补充

除总回归外，针对协议边界、LFNST 地址映射补充了定向用例，确保关键问题闭环。

用例类别	覆盖点	结果
req-gated 输出协议	req=0 时 it_data_out_vld=0, output FIFO 不推进; req 恢复后继续输出	PASS
front_done 边界 bubble	TU 边界周期不读取下一 TU 首 beat, beat 计数不串扰	PASS
immediate overlap	上一 TU 输出未完成时接收下一 TU, metadata queue 正确保存下一 TU 信息	PASS
LFNST nTrs=16 非方形	4x64、64x4; 验证 nTrs 选择和 row*tu_width+col 左上 4x4 地址映射	PASS
LFNST nTrs=48 非方形 /overlay	8x64、64x8 验证非方形 nTrs=48; 8x8 场景输出 48 点并写入 3 个 4x4 overlay 子块	PASS
end_same_cycle	it_data_end 与最后一个输入同拍, 最后输入点和 end marker 均被采样	PASS
DCT8/DST7 主路径	DCT8、DST7 8x8 主变换路径通过最终顶层接口验证	PASS
SYNTHESIS 分支小回归	+define+SYNTHESIS 代表性用例覆盖综合条件编译分支	PASS

4. 仿真结果

DUT	脚本/日志	结果	说明
its_top_500_singleclk	03_verification/sim/run_500_singleclk.do / 03_verification/sim/logs/run_500_singleclk.log	1539/1539 PASS	单时钟实现顶层, 2026-07-04 最新回归
its_core_500	03_verification/sim/run_core_500.do / 03_verification/sim/logs/run_core_500.log	94/94 PASS	500MHz 计算核 FIFO 接口回归
its_top.v	03_verification/sim/run.do / 03_verification/sim/logs/regression_run.log	1444/1444 PASS	赛题提交入口封装接口兼容回归; 用于确认其端口等价封装不改变功能
its_top_500_singleclk (+define+SYNTHESIS)	03_verification/sim/run_500_singleclk_synthesis_define.do / 03_verification/sim/logs/transcript_synthesis_define.log	7/7 PASS	代表性用例覆盖综合条件编译分支: DCT2/DCT8/DST7/LFNST/twoTU。

Wrapper Test Summary: 1539 passed, 0 failed (total 1539), ALL WRAPPER TESTS PASSED。

core_500 回归摘要: Test Summary: 94 passed, 0 failed (total 94)。

5. 波形截图与检查点

波形截图放置于波形截图文件夹内，本报告记录每类截图的检查信号和判定点。

截图文件	场景	关键信号	检查点
wave_dct2_4x4	DCT2 4x4 基本流程	it_info_vld, it_data_in_vld, it_data_end, state, it_data_out_vld	配置、输入、垂直变换、 水平变换、输出顺序完整
wave_lfnst	LFNST nTrs=16/48	lfnst_idx, lfnst_valid, lfnst_out_buf, state	LFNST 输出进入 overlay，随后主变换读取 overlay
wave_backpressure	输出反压	it_data_out_req, it_data_out_vld, it_data_out, out_cnt	req=0 时 vld=0，不推进 FIFO；req 恢复后继续输出，无静默消费
wave_continuous_tu	连续 TU	it_done, it_info_vld, tu_queue, input closing	TU0 后无需复位即可接收 TU1
wave_boundary_zero	全零/边界输入	in_mem, out_mem, it_data_out	零输入和边界输入输出与 golden 一致
wave_end_same_cycle	end 与最后输入同拍	it_data_in_vld, it_data_end, it_data_in_req	最后一个输入点被正确采样，end marker 不丢失
wave_immediate_overlap	上一 TU 输出未完成时接收下一 TU	it_info_vld, it_data_out_req, tuq_count, it_done	第二个 TU 在第一个 TU done 前进入， metadata queue 正确保存下一 TU 信息
wave_dct8_8x8	DCT8 主变换	tr_type, state, rom_addr, it_data_out_vld	DCT8 路径通过最终顶层接口验证
wave_dst7_8x8	DST7 主变换	tr_type, state, rom_addr, it_data_out_vld	DST7 路径通过最终顶层接口验证




图 1 DCT2 4x4 基本变换功能波形

本波形展示 its_top_500_singleclk 在 4x4 DCT2 变换下的完整处理流程。it_info_vld 脉冲触发 TU 信息锁存后，it_data_in_vld 逐拍送入非零系数（稀疏输入），it_data_end 标记输入结束。核心计算完成后，it_data_out_vld 与 it_data_out_req 握手输出 40-bit 结果 beat，最后 it_done 脉冲指示本 TU 处理完成。可见输入到输出的流水延迟约数十周期，输出严格按光栅扫描顺序每拍 4 个 10-bit 点。




图 2 输出反压（Backpressure）协议波形

赛题明确要求：it_data_out_req=1 时才允许输出，否则 it_data_out_vld 不能拉高。本波形验证输出协议严格满足此要求。当 it_data_out_req 拉低时，DUT 不推进 output FIFO 读指针，it_data_out_vld 保持为 0；当 it_data_out_req 恢复为 1 后，未消费的 beat 按顺序继续输出，无丢失、无重复。图中可见 req=0 期间 vld 始终为 0，req 恢复后输出连续。




图 3 连续 TU 无复位处理波形

本波形展示两个 TU (4x4 DCT2) 在无中间复位条件下连续处理的完整时序。第一个 TU 完成 (it_done 脉冲) 后，第二个 TU 的 it_info_vld 立即触发，无需等待 reset 周期。验证 TU metadata queue 正确管理两个 TU 的独立状态：包括各自的总点数、beat 计数、core_done 信号；两个 it_done 脉冲严格按 TU 顺序产生。front_done 周期的 1 拍输出气泡保证 TU 边界 beat 计数不串扰。




图 4 it data end 与最后数据同周期协议波形

赛题要求支持 `it_data_end` 与最后一个输入数据在同一周期发送。本波形验证：当 `it_data_end` 与最后一个非零系数 (`it_data_in_vld`) 同拍到达时，DUT 正确识别输入结束标记而不丢失最后一点数据。`S_LOAD` 状态在检测到 `end` 后退出，进入后续变换处理阶段。




图 5 边界输入（全零 TU）波形

全零 TU 是重要的边界测试用例。本波形展示 4x4 全零输入的处理流程：it_info_vld 后无任何 it_data_in_vld 数据，直接发送 it_data_end。核心正常完成清零和变换（全零输入产生全零输出），输出正确的 16 个零值点，最后产生 it_done 脉冲。验证 S_CLEAR -> S_LOAD -> S_ROW_START/S_ROW_RUN -> S_COL_START/S_COL_RUN -> S_OUT -> S_DONE 流程在边界条件下无死锁。




图 6 LFNST 反变换波形 (8x8, setIdx=0, lfnst_idx=1)

本波形展示 LFNST 反变换的完整处理流程。8x8 TU 触发 nTrs=48 的 LFNST：读取左上 4x4 共 16 个输入系数，经 LFNST 逆变换产生 48 个输出，按三个 4x4 子块（左上、右上、左下）写回 in_mem overlay 区域。后续主二维变换强制使用 DCT2（LFNST 激活时 tr_type 被忽略）。波形可见 S_LFNST 状态持续时间、LFNST ROM 预取和 MAC 计算流水线、以及 overlay 替换 in_mem 读出的正确时序。




图 7 immediate overlap (上一 TU 输出未完成时接收下一 TU) 波形

本波形针对赛题连续输入要求进行验证。第一个 4x4 DCT2 TU 完成输入后，测试端先将 it_data_out_req 拉低，使上一 TU 输出 beat 停留在输出 FIFO 中，此时 it_done 尚未产生；随后第二个 TU 的 it_info_vld 和输入数据立即进入。波形中可见第二次 it_info_vld 出现在 it_done 之前，tuq_count 进入非零状态，说明 metadata queue 已经接收下一 TU，同时上一 TU 输出仍受 it_data_out_req 反压控制。it_data_out_req 恢复后，两个 TU 按顺序完成输出并产生 done 脉冲。




图 8 DCT8 8x8 主变换波形

本波形展示 8x8 DCT8 主变换场景，it_info 中水平和垂直 tr_type 均为 1。输入非零系数按地址送入后，核心进入二维变换流程，输出阶段按一拍 4 点产生 16 个 40-bit 结果 beat。该截图用于证明除 DCT2 外，DCT8 路径也经过最终顶层接口、队列控制和输出握手验证。




图 9 DST7 8x8 主变换波形

本波形展示 8x8 DST7 主变换场景，it_info 中水平和垂直 tr_type 均为 2。输入、计算、输出和 done 时序与 DCT8 场景一致，但 ROM 系数选择和变换类型不同。该截图与 DCT2、DCT8、LFNST 波形共同覆盖赛题要求的主要变换类型和协议边界。