


Der PIO-Controller des Z80-Systems

01.12.2002

Erstellt von Sebastian Hegler

Anschlüsse und Belegung




Die Anschlüsse ...

- D0 bis D7 werden mit dem System-Datenbus verbunden
- B/\overline{A} und C/\overline{D} werden mit den Leitungen A1 bzw. A0 des System-Adreßbus verbunden, um nebeneinanderliegende I/O-Adressen für den PIO-Controller zu schaffen
- der Ports A und B dienen der Kommunikation mit der Peripherie

Verbleibende Anschlüsse werden mit den entsprechenden Leitungen des Systems verbunden.

Der PIO-Controller ist eine parallele Schnittstelle zwischen System und Peripherie.

Aufbau eines Ports




Betriebsmodi

Die PIO-Betriebsarten werden je Port festgelegt:


- Mode 0: Byte-Ausgabe im Handshake-Betrieb
- Mode 1: Byte-Eingabe im Handshake-Betrieb
- Mode 2: Byte-Ein-/Ausgabe im Handshake-Betrieb
- Mode 3: Bit-Ein-/Ausgabe mit Datenrichtungssteuerung

Arbeitsweise Mode 0 – Byteausgabe mit Handshake



Zeitpunkt	Ereignis
1	Prozessor hat ein Datenwort im Ausgaberegister des Ports abgelegt
2	Daten liegen zur Ausgabe bereit, Port aktiviert READY-Signal
3	Peripheriegerät beginnt Datenübernahme
4	Steigende Flanke des STROBE-Impulses signalisiert Abschluß der Datenübernahme und löst Rücknahme des READY-Signals und Interrupt (wenn erlaubt) aus

Arbeitsweise Mode 1 – Byteeingabe mit Handshake




Zeitpunkt	Ereignis
1	Peripherie löst STROBE-Impuls aus, mit steigender Flanke werden Daten übernommen
2	READY-Signal des Ports wird gelöscht, Interrupt ausgelöst (wenn erlaubt)
3	READY wird erst wieder aktiviert, wenn empfangene Daten vom Prozessor übernommen worden sind


Arbeitsweise Mode 2 – Byte-Ein-/Ausgabe mit Handshake

- Für Mode 2 gelten folgende Einschränkungen:
 - nur an Port A möglich
 - Port B muß auf Mode 3 gesetzt sein
 - Port B darf keine Interrupts auslösen
- Datenaustausch über Dateneitungen von Port A
 - Für Ausgabe Benutzung der Handshake-Leitungen von Port A
 - Für Eingabe Benutzung der Handshake-Leitungen von Port B

Ausgabe



Eingabe



Arbeitsweise Mode 3 - Bit-Ein-/Ausgabe mit Datenrichtungssteuerung

- Keine Benutzung der Handshake-Leitungen (RDY und \overline{STB})
- Initialisierung durch erweitertes Interrupt-Steuerwort S und Maskenwort M
- Datenrichtungssteuerung über Datenrichtungsregister:
 - Bit n im Datenrichtungsregister 1: Bit n des Ports als Eingang
 - Bit n im Datenrichtungsregister 0: Bit n des Ports als Ausgang

Adressierung der PIO-Register

Der PIO-Controller ist in den I/O-Adreßraum eingebunden.

- Adressierung der PIO-Register:

B/ \overline{A}	C/ \overline{D}	\overline{RD}	adressiertes PIO-Register
0	0	0	Eingaberegister Port A
0	0	1	Ausgaberegister Port A
0	1	X	Steuerregister Port A
1	0	0	Eingaberegister Port B
1	0	1	Ausgaberegister Port B
1	1	X	Steuerregister Port B

X = don't care

- Die Steuerregister eines Ports werden über dieselbe I/O-Adresse angesprochen.
- Der Zustand des Eingangs \overline{RD} ist beim Adressieren der Steuerregister ohne Bedeutung.

Initialisierung des PIO-Controllers

In der Initialisierungsphase wird der PIO-Controller auf die zu übernehmenden Aufgaben vorbereitet.

- Zur Initialisierung des PIO-Controllers muß die Steuerleitung C/\overline{D} HIGH-Pegel führen
- Es müssen immer 3 (PIO-Modi 0 bis 2), 4 oder 5 (PIO-Mode 3) Steuerwörter übergeben werden
- Die Steuerwortfolge ist festgelegt:
 1. Betriebsarten-Steuerwort B
Im PIO-Mode 3 Datenrichtungs-Steuerwort D (obligatorisch)
 2. Interrupt-Vektor V für IM2 der CPU
 3. Interrupt-Steuerwort S
Im PIO-Mode 3 Masken-Steuerwort M (optional)
- Die Steuerwörter B, V und S besitzen Kennungsbits, um Verwechslungen auszuschließen.

Betriebsarten–Steuerwort B		B7	B6	B5	B4	B3	B2	B1	B0							
		*	*	X	X	1	1	1	1							
		0	0	Mode 0 – Byte–Ausgabe												
		0	1	Mode 1 – Byte–Eingabe												
		1	0	Mode 2 – Byte–Ein–/Ausgabe												
		1	1	Mode 3 – Bit–Ein–/Ausgabe												
ja		Mode 3?								nein						
Datenrichtungs–Steuerwort D		D7	D6	D5	D4	D3	D2	D1	D0							
Bit Dn = 0/1: Bit n des Ports ist Ausgang/Eingang																
Interrupt–Vektor V		V7	V6	V5	V4	V3	V2	V1	V0							
		V7	V6	V5	V4	V3	V2	V1	0							
ja		Mode 3?								nein						
S7	S6	S5	S4	S3	S2	S1	S0	Interrupt–Steuerwort S in einfacher Version								
*	*	*	*	0	1	1	1	Interrupt–Steuerwort S								
0/1 Interrupt–Auslösung verboten/erlaubt								S7		S6	S5	S4	S3	S2	S1	S0
0/1 ODER/UND–Verknüpfung der Eingänge								*		X	X	X	0	0	1	1
0/1 Interrupt bei LOW/HIGH–Pegel								0		Interrupt–Auslösung verboten						
0/1 Maskenwort folgt nicht/folgt								1		Interrupt–Auslösung erlaubt						
ja		Maske folgt?								nein						
M7		M6	M5	M4	M3	M2	M1	M0								
Masken–Steuerwort M																
Mn = 1: Bit n an Int–Auslösung beteiligt																

Legende:

Steuerwort–Kennungsbits sind grün unterlegt

Don't-care-Bits sind magenta unterlegt

Verwendete Literatur

Literatur

- [1] LUDOLF STEWEN. *Lehrbuch der Mikroprozessortechnik. Hardware, Software, Anwendung*. Hüthig Buch Verlag GmbH Heidelberg, 1989.
- [2] www.z80.info *Official Support Page for the Z80 Family*.