

### Hardware-Entwurfstechnik

#### Heinrich Krämer

Hochschule für Technik, Wirtschaft und Kultur Leipzig (FH) Fachbereich Informatik, Mathematik und Naturwissenschaften


### 1 Einleitung

#### **Entwurf von Schaltungen**

- Ebenen
  - Systemebene
  - Algorithmische Ebene
  - Register-Transfer-Ebene
  - Logikebene
  - Transistorebene
  - Masken/Layout

#### Aspekte

- Verhalten
- Struktur
- Geometrie




### 1 Einleitung

#### Entwurf auf der Register-Transfer-Ebene

- Trennung Operations- / Steuerwerk
- Komponenten
  - Register, Flipflops, ....
  - Addierer, ALU, Multiplizierer, ...
  - Logikblöcke
  - FSM (Finite State Machine)
- Das Verhalten ist gegeben durch boolesche Gleichungen.
- Das Ziel ist die Umsetzung der Komponenten in eine Implementierung (Struktur) aus einzelnen Gattern und Flipflops.

### 1 Einleitung

#### Register-Transfer-Ebene



Def. 1.1: Boolesche Funktion (Schaltfunktion, Logikfunktion)

Sei  $\mathbf{B} = \{0, 1\}$  und  $\mathbf{B}^* = \{0, 1, \triangle\}$ . Eine boolesche Funktion ist eine Funktion  $\mathbf{F} : \mathbf{B}^m * \mathbf{B}^{*n}$ . Hierbei bezeichnet - eine nicht spezifizierte Ausgabe (Don't care). F wird als **unvollständig spezifizierte** boolesche Funktion bezeichnet. Nimmt F nur Werte aus  $\mathbf{B}^n$  an, so handelt es sich um eine **vollständig spezifizierte** boolesche Funktion. Eine Funktion  $\mathbf{f} : \mathbf{B}^m * \mathbf{B} \ (n = 1)$  wird als **einwertige** boolesche Funktion bezeichnet. Für n > 1 wird die Funktion **Bündelfunktion** genannt.

Eine Bündelfunktion kann auch als n einwertige Funktionen  $F = (f_1, f_2, ..., f_n)$  über dem gleichen Definitionsbereich aufgefaßt werden.

Für jede Komponente  $f_i$  i = 1...m von F bezeichnet  $f^{ON}$  i  $\mathcal{E}$  B<sup>n</sup> die Teilmenge für die  $f_i(x)$  = 1 gilt,  $f^{OFF}$  i  $\mathcal{E}$  B<sup>n</sup> die Teilmenge für die  $f_i(x)$  = 0 gilt und  $f^{DC}$  i  $\mathcal{E}$  B<sup>n</sup> die Teilmenge für die  $f_i(x)$  = \* gilt. Eine unvollständig spezifizierte Funktion kann also durch drei vollständig spezifizierte Funktionen dargestellt werden

Boolesche Variablen  $x_1, x_2, x_3, \dots$  und deren Komplemente  $\overline{x}_1, \overline{x}_2, \overline{x}_3, \dots$ 

Die Variablen können die Werte 0 und 1 annehmen.

$$F = (f_1(x_1, x_2, ..., x_m), f_2(x_1, x_2, ..., x_m), f_3(x_1, x_2, ..., x_m), ..., f_n(x_1, x_2, ..., x_m))$$

wobei die f<sub>i</sub> einwertige boolesche Funktionen sind.

#### **Faktorisierte Form**

$$f = a \land (b \lor c) \lor c \land (d \lor e \lor f)$$

#### **Disjunktive Form(DF)**

Der durch UND verknüpfte Teilausdruck heißt (UND-)Term.

Ist in einem Term jede Variable oder deren Komplement enthalten so handelt es sich um einem *Minterm*. Ist eine Funktion nur durch Minterme dargestellt und sind die Variablen in einer festen Reihenfolge dargestellt, so handelt es sich um eine *disjunktive Normalform* (DNF).

#### Konjuktive Form(KF)

$$f = (a \lor c) (c \lor b) (a \lor d \lor e \lor f) (b \lor c \lor d \lor e \lor f)$$

Die ODER-ausdrücke heißen Maxterme. Hier läßt sich ebenfalls eine Normalform, die konjunktive Normalform (KNF) herstellen.

### 1.1 Schaltalgebra

#### Rechenregeln für boolesche Variablen

$$(a \land b) \land c = a \land (b \land c)$$

$$(a \lor b) \lor c = a \lor (b \lor c)$$

$$a \wedge b = b \wedge a$$

$$a \forall b = b \forall a$$

$$a \wedge a = a$$

$$a \forall a = a$$

$$(a \land b) \lor c = (a \lor c) \land (b \lor c)$$

$$(a \lor b) \land c = (a \land c) \lor (b \land c)$$

$$(a \wedge b) \wedge a = a$$

$$(a \forall b) \forall a = a$$

$$a \wedge 1 = a$$

$$a \vee 0 = a$$

$$a \wedge \overline{a} = 0$$

Assotiativgesetze

Kommutativgesetze

Idempotenzgesetze

Distributivgesetze

Absorptionsgesetze

Neutrale Elemente

Inverse Elemente


DeMorgan-Regeln

# 1.1.2 Wahrheitstabellen (Espresso-Format)

Eingangsteil

#### **Bedeutung**

- .i Anzahl der Eingänge
- .o Anzahl der Ausgänge
- .p Anzahl der Logikzeilen
- .e Ende
- 0 Komplement
- 1 Variable / Funktion ist 1
- · Don't care
- ~ Funktion ist 0




### 1.1 Schaltzeichen

### Logikgatter

Funktion	Schaltzeichen (DIN)	Schaltzeichen (DIN alt)	Schaltzeichen (USA)
$y = \overline{a}$	a — 1	a—y	a—>—y
y = a b	a	а— b——у	ау bу
$y = a \lor b$	а— b———у	а b———у	а—у b—у
$y = a \oplus b = \overline{a}b \vee a\overline{b}$	a_=1_y	а b———у	a b y

### Vereinfachungen




#### Hierarchische Beschreibungen

- Schaltungseditoren bieten oft die Möglichkeit eine Schaltung hierarchisch zu beschreiben.
  - Die Basis für die Beschreibung bilden die vordefinierten Grundgatter einer Bibliothek.
  - Ein Block besteht aus Grundgattern oder anderen Blöcken, die bereits entworfen sind.
  - Jeder selbst entworfene Block besteht aus
    - Einer internen Struktur und
    - einem Symbol
- Gemischte Beschreibung (Mixed Level)
   Hierbei ist es möglich, Grundgatter auch funktional (z. B. Logikfunktion) oder algorithmisch (z. B. FSM) zu beschreiben.

#### 1.1.4 Textuelle Form

### **BLIF (Berkeley Logic Interchange Format)**

```
.model b1
.inputs a b c
.outputs d e f q
.names n e
0 1
.names p f
0 1
.names c g
0 1
.names a b n
11 1
00 1
.names a b c p
01 - 1
10- 1
1-1 1
-11 1
0-01
-001
.names c d
1 1
.end
```



### 1.1.5 VHDL (VHSIC Hardware Description Language)

- Spezifikation von Schaltungen
  - Einheitliche Dokumentation von Schaltungen
  - Austauschbarkeit von Designs
- Simulation
  - Partieller Entwurf
  - Systementwurf
- Synthese
  - Automatische Umsetzung aus verschiedenen Abstraktionsebenen
- Kennzeichen der Sprache
  - Prozedural mit Erweiterungen für den Hardware-Entwurf
  - Strenge Typisierung
- Sprachumfang deckt System- bis zur Logikebene ab
- Keine Geometrieinformation

### 1.1.5 VHDL

# Hier nur Strukturelle Beschreibung Aufbau für eine Komponente

#### Verwendete Bibliotheken

### **Entity-Deklaration**

Name der Komponente Schnittstellen-Signale

#### **Architektur-Deklaration**

Beschreibung des internen Aufbaus

#### **Konfigurations-Deklaration**


Bindung der verwendeten Komponenten an eine Bibliothek

```
library IEEE;
 use IEEE.std logic 1164.all;
library ECPD10 IND;
 use ECPD10 IND.components.all;
entity TRI2 is
   Port ( A : In std logic vector (1 downto 0);
          EN : In
                   std logic;
          Y: Out std logic vector (1 downto 0));
end TRI2:
architecture SCHEMATIC of TRI2 is
begin
 I 1: LIBTRI3
   Port Map (A = > A(3), ENB = > EN, Y = > Y(0));
 1 2: LIBTRI3
   Port Map (A=>A(2), ENB=>EN, Y=>Y(1));
end SCHEMATIC:
configuration CFG TRI2 SCHEMATIC of TRI2 is
 for SCHEMATIC
   for | 1, | 2: LIBTRI3
     use entity ECPD10 IND.LIBTRI3(FTSM);
   end for:
 end for:
end CFG TRI4 SCHEMATIC;
```

#### Technische Realisierung von Logikfunktionen

- Programmierbare Logik
  - PROMs
  - PALs, PLAs
  - Programmierbare Makro-Logik (PML)
  - Field programmable Gate-Arrays (FPGA)
- Semikunden-ICs
  - Gate-Arrays, Sea of Gates
  - Standarzellen-ICs


#### **PROM**




Jeder Minterm muss realisiert werden.

Diese Art der Realisierung bietet Vorteile, falls wenige Don't cares in der Funktion vorhanden sind und wenige Ausgabe lauter Nullen liefern.


Bei einer Reasierung auf einem Semicustom-IC muss eine geeignete Autteilung zwischen Zeilen- und Spaltenadresse gefunden weden (quadratische Speichermatrix)



### PLA generiert für ein ASIC mit PLA-Generator





# 1.2 Realisierung von Logik




# 1.2 Realisierung von Logik


# **Semicustom Gate Arrays**







#### Standardzellen/Makrozellen



### 1.3 Werkzeuge

#### Werkzeuge

#### Schaltungseditoren

dienen zur graphischen Eingabe von Schaltplänen. Moderne Schaltungseditoren gestatten den hierarchischen Entwurf von Logikschaltungen. Hierbei können einzelnen Blöcke auch durch andere Beschreibungsformen spezifiziert werden.

#### Logiksynthese

wandelt eine RT-Beschreibung der Logik in eine Implementierung um. Falls es sich bei der Zieltechnologie um PLAs, PALs handelt spricht man auch von Logikminimierung.

#### Simulatoren (hier Logiksimulatoren)

dienen zur Validierung der erstellten Logik. Hierbei können nacheinander einzelne Eingangskombinationen, die Stimuli, an die Schaltung angelegt werden. Der Simulator berechnet dann die zugehörigen Ausgangssignale.

#### Signalwerte [Marw93]

- Zweiwertige Simulation
  - 1 Logisch "wahr"
  - 0 Logisch "falsch"
- Mehrwehrtige Simulation (zusätzliche Werte)
  - U,X Wert ist elektrisch weder 0 noch 1
  - Z Wert ist hochohmig


Hierbei gilt U > 1, 0 > Z

- Switch-Level Simulation
  - Für 1, 0, U werden auch "schwache" Werte eingeführt.
     Dies dient zur Modellierung von als Widerstände verwandte
     Verarmungstransistoren. Schwache Werte werden von starken überschrieben.

#### Simulation der Verzögerungzeiten

- Zero-Delay keine Modellierung der Verzögerung. Hier erfolgt nur eine funktionale Simulation.
- Unit-Delay
   Alle Elemente erhalten einen einheitliche Verzögerungzeit
- Transportverzögerungen
   Signale werden um eine gewissen Zeitraum verzögert. Hierbei kann noch zwischen reiner Gatterverzögerung und Leitungsverzögerung unterschieden werden.
- Inertialverzögerungen
   Signalwechsel werden nur dann weitergeletet, falls sie eine gewisse Zeit anliegen
- Pull-Up/Pull-Down-Verzögerung
- Verzögerungsintervalle

### Beispiel für verschiedene Verzögerungsmodelle



#### Eingabe

- Beschreibung der Schaltung Schaltungsgraph
- Beschreibung der Testdaten (Stimuli)

### Tabellengesteuerte Simulation

- Für jedes Bauelement gibt es eine tabellarische Beschreibung der Funktion.
  - Interpretative Simulation
     Nach Anlegen eines Eingabemusters werden alle Signale nach den in den Tabellen gespeicherten Vorschriften neu berechnet.
  - Ereignisgesteuerte Simulation Hierbei werden nur Signaländerungen mit ihrem Zeitpunkt in einer Liste gehalten. Ein Auswertung erfolgt nur in den von der Signaländerung betroffenen Schaltungsteilen.

#### Compilierte Simulation

Auswertung der Schaltung wird in eine Zielsprache (ASM oder Hochsprache) übersetzt. Die Simulation erfolgt durch Programmabarbeitung.

### 2 Entwurf der Komponenten des Operationswerkes

#### **Funktionsumfang**

#### Logikkomponenten

AND, OR, NOT, NAND, NOR, EXOR, EXNOR Encoder, Decoder, Multiplexer, Demultiplexer allgemeine Schaltnetze

#### Vergleicher

EQU, NEQ, LT, GT, GTE, LTE

#### Arithmetik


ADD, SUB, SHIFT

Arithmetische Logische Einheit (ALU)


Multiplikation, Division, elementar-transzendente Funktionen

### 2.1 Elementare Komponenten

#### **Gatterrealisierung eines 2:1 Multiplexers**




### **Transmissions-Gatter (CMOS-Schalter)**



Bem.: Durch geeignete Ansteuerung kann ein Transmission-Gatter als Analogschalter verwendet werden (z. B. 4066)


### 2.1 Elementare Komponenten

### Realisierungvartianten eines 4:1



## Zahlendarstellung

#### **Ganzahlige Werte**



Zahlenbereiche

positive Zahlen: 0.. 2<sup>n</sup>-1

Z ■ ∠ b<sub>i</sub> ∠<sup>i</sup>
in


2er-Komplement:  $-2^{(n-1)}...2^{(n-1)}-1$   $Z \blacksquare b_{n} \checkmark 2^{(n-1)} \square b_{i} \checkmark 2^{i}$ 


MSB Most significant bit (meist Bit (n-1)) LSB Least signifikant bit

Bemerkung: Bei der 2er-Komplement-Darstellung kann das MSB als Vorzeichenbit interpretiert werden.


### 2.1 Elementare Komponenten

# Vergleich von einem Bit Wahheitstabelle





### Vergleich von n-Bit



#### **Alternativ**

Berechne c := a - b

a = b falls c = 0 (Zero-Flag)

a > b falls c > 0 (MSB = 0)

a < b falls c < 0 (MSB = 1)

### 2.2 Addierer

#### Halbaddierer


$$S = a \wedge \overline{b} \vee \overline{a} \wedge b$$
$$S = a \oplus b$$

#### Volladdierer


$$S' = \overline{a \wedge b \vee \overline{a} \wedge \overline{b}}$$

$$S = S' \oplus c_{in}$$

$$c_{out} = a \wedge b \vee c_{in} \wedge S'$$



2.1.1 N-Bit-Addierer mit seriellem Übertrag (Ripple carry adder)



Die maximale Verzögerungzeit ergibt sich zu 6♦ + 2(N-1)♦ (Gatterverzögerung

#### Das Carry-Look-Ahead-Prinzip

In der i-ten Stufe wird eine Übertrags generiert, falls

$$G_i = A_i \wedge B_i = 1$$
 (Generate)

Ein Übertrag C<sub>(i-1)</sub> wird durch die i-te Stufe propagiert falls

$$P_i = A_i \stackrel{f}{\curvearrowleft} B_i = 1$$
 (Propagate)

Die Summe ergibt sich zu  $S_i = P_i + C_i$  (Bem.:  $C_{-1} = C_{in}$ )

Der i-te Übertrag ergibt sich zu C<sub>i</sub> = P<sub>i</sub> ∧ C<sub>i-1</sub> ∨ G<sub>i</sub>

Bei einem Vier-Bit-Addierer ergeben sich folgende Gleichungen:

$$C_0 = P_0 \wedge C_{in} \vee G_0$$


$$C_1 = P_1 \wedge C_0 \vee G_1$$

$$C_1 = (P_1 \wedge P_0 \wedge C_{in}) \vee (P_1 \wedge G_0) \vee G_1$$

$$C_2 = P_2 \wedge C_1 \vee G_2$$

$$C_2 = (P_2 \wedge P_1 \wedge P_0 \wedge C_{in}) \vee (P_2 \wedge P_1 \wedge G_0) \vee (P_2 \wedge G_1) \vee G_2$$

#### **Ein Vierbit-CLA-Addierer**



Wegen der steigenden Anzahl von Eingängen für das UND-Gatter ist es nicht sinnvoll, mehr als vier Bits in der angegeben Weise zu verwenden Hierzu ist eine hierarchische Zusammenfassung zu Vierergruppen notwendig (Block-CLA-Addierer)

Eine solche Vierergruppe generiert einen Übertrag bei


$$G_{G} = (P_{3} \land P_{2} \land P_{1} \land G_{0}) \lor (P_{3} \land P_{2} \land G_{1}) \lor (P_{3} \land G_{2}) \lor G_{3}$$

und propagiert einen Übertrag bei


$$P_G = (P_3 \land P_2 \land P_1 \land P_0)$$

Für größere Addierer kann also eine hierarchische Einheit für die Übertragvorrausschau verwendet werden. Diese besitzt den gleichen Aufbau wie die für die normalen Überträge. Die Ausgänge  $C_i$  werden dann an die entsprechenden  $C_{in}$ -Eingänge der einzelnen Blöcke angeschlossen.

### **Block-Carry-Look-Ahead-Einheit (BCLA)**




#### 16-Bit Block-CLA-Addierer



#### Verminderung des Flächenverbrauchs

In der bisherigen Implementierung ist der Flächenverbrauch relativ hoch. Der wesentliche Laufzeitvorteil ergibt sich durch die baumartige Berechnung des Übertrags. Ein Kompromiß zwischen Laufzeit und Fächenverbauch kann durch eine Modifikation der Übertragseinheit erzielt werden.

Die Übertragseinheit (optimiert für CMOS)



Bem.: Da P<sub>1</sub>, C<sub>0</sub> und P<sub>3</sub>, C<sub>2</sub> invertiert generiert werden, muß die Summiereinheit nicht verändert werden.


Probleme ergeben sich bei der Zusammenschaltung da P<sub>G</sub>, G<sub>G</sub> und C<sub>in</sub> immer positiv sind

## 2.2.4 Carry-Select Addierer

Die Summe wird sowohl für eine Addition mit als auch ohne Übertrag berechnet.

Die Auswahl erfolgt in einer nachgeschalteten Stufe über Multiplexer.


Dies wird als Addierer mit bedingter Summe bezeichnet



HA+1					
a <sub>i</sub>	b <sub>i</sub>	g <sub>i</sub>	S <sub>i</sub>		
0	0	0	1		
0	1	1	0		
1	0	1	0		
1	1	1	1		

# 2.2.4 Carry-Select Addierer

Einen Addierer mit Übertragsauswahl (Carray-Select-Adder) erhält man durch die Kaskadierung von n-Bit Addierern (z. B. mit seriellem Übertrag). In jeder Stufe wird die Summe mit und ohne Übertrag berechnet. Die vorige Stufe wählt dann das korrekte Ergebnis aus.



Durch Anpassung der Stufen an die Laufzeit des Übertrags (kleine Bitanzahlen für niederwertige Bits große für höherwertige) kann eine Geschwindigkeitssteigerung gegenüber einem Addierer mit seriellem Übertrag erzielt werden.

## 2.2.5 Präfix-Baum-Addierer

Zur Berechnung der Überträge definieren wir eine Verknüpfung (a, b) **►** (c, d) mit

(a, b) 
$$\circ$$
 (c, d) = (a  $\vee$  (b  $\wedge$  c), b  $\wedge$  d)

Hierbei ist die Operation **▶** assoziativ<sup>†</sup>

Die Überträge lassen durch den Ausdruck

$$(SC_{i+1},SP_{i+1}) = (G_i,P_i) \circ (SC_i,SP_i)$$

$$SC_i = C_i \text{ für } i = 1...n \text{ und } SC_0 = C_0 = C_{in}$$

$$SP_0 = 1$$

berechnen. Ausmultipliziert erhält man

$$\left(SC_{i+1}, SP_{i+1}\right) = \left(G_{i}, P_{i}\right) \circ \left(G_{i-1}, P_{i-1}\right) \circ \left(G_{i-2}, P_{i-2}\right) \circ \ldots \circ \left(G_{0}, P_{0}\right) \circ \left(SC_{0} = C_{in}, SP_{0} = 1\right)$$

Wegen der Assoziativität kann die Berechnung baumartig erfolgen. Hierzu sind verschiedene Schemata publiziert.


† 
$$((a, b) \circ (c, d)) \circ (e, f) = ((a \lor (bc), bd)) \circ (e, f) =$$


$$((a \lor bc) \lor ((bd)e), (bd)f) = (a \lor b(c \lor de), b(df)) =$$

$$(a, b) \circ ((c, d) \circ (e, f))$$

## 2.2.5 Präfix-Baum-Addierer

## Kogge-Stone-Addierer (Schema der Übertragsberechnung)






Die konstanten Werte und die offenen Ausgänge können zur Minimierung genutzt werden.  $(C_0 = C_{in})$ 

offene Ausgänge


## 2.2.5 Präfix-Addierer

Brent-Kung Addierer (Schema der Übertragsberechnung)



## 2.2.5 Präfix-Addierer


#### Han-Carlson-Addierer




## 2.3 Subtrahierer

Die Subtraktion von zwei Dualzahlen A =  $(a_{(N-1)}..a_0)$ , B =  $(b_{(N-1)}..b_0)$  wird durch Addition des Zweierkomplements realisiert, d. h. A - B = A + (-B). Hier berechnet sich das Zweierkomplement (-B) zu  $(\overline{b_{(N-1)}}..\overline{b_0})$  +1

#### Subtrahierer




#### Addierer/Subtrahierer



# 2.3 ALU (Beispiel)

## **ALU Realisierung [Coy92]**



#### **Funktionen**

а	b	С	Üe	S	Funktion
					Arithmetisch
0	0	1	0	Ai	Identität
0	0	1	1	$A_i + 1$	Inkrement
0	1	1	0	A <sub>i</sub> - B <sub>i</sub>	Subtraktion
					(Einerkomplement)
0	1	1	1	A <sub>i</sub> - B <sub>i</sub>	Subtraktion
					(Zweierkomplement)
1	0	1	0	$A_i + B_i$	Addition
1	0	1	1	$A_i + B_{i+}$	Addition mit
				1	Übertrag
1	1	1	0	<b>A</b> <sub>i</sub> - 1	Dekrement
1	1	1	1	<b>A</b> i	Identität
					Logisch
0	0	0	-	A <sub>i</sub> ∀B <sub>i</sub>	Disjunktion
0	1	0	-	A <sub>i</sub> A <sub>B</sub> i	Konjunktion
1	0	0	-	A <sub>i</sub> ¬ B <sub>i</sub>	Antivalenz
1	1	0	-	Ai	Negation

# Vierbit-ALU SN 74 181 S<sub>0</sub>S<sub>1</sub>S<sub>2</sub>S<sub>3</sub> M $s_0 s_1 s_2 s_3$ **GPU** II =1 Übertragseinheit P- G $B_{i}$ & & I $\mathsf{G}_{\mathsf{G}}$


#### Funktionstabelle

	M = 1 Logische Funktionen	M=0 Arithmetische Funktionen		
S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub>		c = 0	c = 1	
0000	Ā	A – 1	Α	
0001	ĀB	AB – 1	AB	
0010	Ā∀B	A B -1	ΑB	
0011	1	-1	0	
0100	$\overline{A \vee B}$	A + (A <del>√</del> B )	A + (A <del>∀</del> B ) +1	
0101	B	$AB + (A \vee \overline{B})$	AB + (A ∨ B ) + 1	
0110	$\overline{A \oplus B}$	A – B – 1	A – B	
0111	A <del>∀</del> B	A <del>√</del> B	(A∀B)+1	
1000	A B	A + (A ≯B)	A + (A ⅓B) + 1	
1001	$A \oplus B$	A + B	A + B + 1	
1010	В	A B + (A ⋈B)	(A B) + (A ਅB) + 1	
1011	A∀B	A∀B	(A <i>∀</i> B)+1	
1100	0	A+A	A + A + 1	
1101	ΑB	AB + A	AB + A + 1	
1110	АВ	AB+A	AB + A + 1	
1111	Α	Α	A+1	

Zusammen mit dem Baustein SN 74 182 kann ein paralleler Übertrag realisiert werden

#### **ALU nach [Mead Convay 78]**

Hierbei werden die Funktionen P und G jeweils durch eine 4:1 Multiplexer realisiert.




Α	В	$P_3$	$P_2$	$P_1$	$P_0$			
0	0	-	-	-	1			
0	1	-	-	0	-			
1	0	-	0	-	-			
1	1	1	-	-	-			
	Steuerwort							
-	-	1	0	0	1			
			•	)	-			
Α	В	$G_3$	$G_2$	G <sub>1</sub>	$G_0$			
A 0	B 0	G <sub>3</sub>	G <sub>2</sub>		G <sub>0</sub>			
		G <sub>3</sub> - -	G <sub>2</sub>		G <sub>0</sub> 0			
0	0	G <sub>3</sub>	G <sub>2</sub> - 1		G <sub>0</sub> 0 -			
0	0	G <sub>3</sub> 0	G <sub>2</sub> - 1 - 1 -		G <sub>0</sub> 0			
0 0 1	0 1 0	- - - 0	G <sub>2</sub> - 1 - erwort		G <sub>0</sub> 0			
0 0 1	0 1 0	- - - 0	- - 1		G <sub>0</sub> 0 - - -			

#### **Flags**

Eine ALU generiert meist folgende Flags

- S Vorzeichenflag (Sign)
  Das Vorzeichen einer Zweierkomplementzahl ergibt sich aus dem MSB
  1 : Zahl ist negativ, 0 : Zahl ist positiv
- O Über- bzw. Unterlaufflag (Overflow)
  Bei Zweierkomplementzahlen ergibt sich bei der Addition ein Über-,
  Unterlauf, falls (C<sub>out</sub> ♠ MSB<sub>•</sub>)
- Z Nullflag (Zero)
  Der Test auf eine Ergebnis ♦ = 0 macht den Test jeden einzelnen Bits
  notwendig. Zur schnelleren Berechnung sollte der Test als Baum realisiert

werden. z. B.:



Hardware-Entwurfstechnik

#### Vergleichsoperationen durch A – B (Zweierkomplement-Subtraktion)

Gleichheit

$$A = B : Z = 0$$

vorzeichenloser Vergleich

$$A > B : C = 0 \land Z = 0$$

$$A < B : C = 1$$


vorzeichenbehafteter Vergleich (Zweierkomplemnet)

$$A > B : S = 0 \land Z = 0$$

$$A < B : S = 1$$

## 2.4 Shifter

#### 4-Bit-Barrel-Shifter auf der Basis eines Kreuzschienenverteilers



Für eine n-Bit Barrel-Shifter werden n<sup>2</sup> Schalter benötigt.

In nebenstehender Schaltung sind die nachgeschobenen Bits nicht definiert.

a<sub>3</sub> Hierbei müssen folgende Fälle unterschieden werden.

Schieben nach links:

a<sub>2</sub> Es wird immer 0 nachgeschoben Schieben nach rechts

Arithmetisch: Es wird e<sub>(N-1)</sub>

Logisch: es wird 0


a<sub>1</sub> nachgeschoben.

Hierfür ist eine gesonderte Logik notwendig

Durch die Ansteuerung von sr<sub>k</sub>,sl<sub>(N-k)</sub>, bzw. sl<sub>k</sub>,sr<sub>(N-k)</sub> wird eine Rotation um k nach rechts bzw.links realisiert.

## 2.4 Shifter

#### 4-Bit-Barrel-Shifter



## 2.4 Speicherelemente

#### **Pegelgesteuerte Latches**

- Funktionsweise:

Bei hohem Pegel am Eingang E wird das Latch transparent geschaltet. Bei einem niedrigen Pegel werden die Daten gehalten.

#### Zeitbedingungen


- Set-up-Zeit t<sub>s</sub>

Die Daten müssen t<sub>s</sub> vor der fallenden Flanke stabil anliegen


- Hold-Zeit t<sub>h</sub>

Die Daten müssen t<sub>h</sub> nach der fallenden Flanke noch stabil anliegen.

#### **CMOS-Realisierung eines D-Latches**




#### Zeitdiagramm




# 2.4 Speicherelemente

#### Aufbau einer Schaltung mit pegelgesteuerten Latches



Ansteuerung durch nicht überlappenden Zweiphasen-Takt. Auf ein mit j1 angesteuertes Latch muß immer ein mit j2 angesteuertes Latch folgen.



#### Zeitbedingungen

t<sub>max</sub> ist maximale Verzögerungszeit t<sub>min</sub> ist die minimale Verzögerungszeit

# 2.4 Speicherelemente

#### Flankengetriggerte Flipflops

- Funktionsweise:

Bei niedrigem Pegel am Takteingang C ist das Latch L1 transparent geschaltet. Bei steigender Taktflanke wird das Latch L2 transparent während das Latch L1 die Daten speichert.

#### Zeitbedingungen


- Set-up-Zeit t<sub>s</sub>

Zeitspanne vor der steigenden Taktflanke, während der die Daten bereits stabil anliegen müssen


- Hold-Zeit t<sub>h</sub>

Zeit nach der Taktflanke, in der die Daten stabil bleiben müssen.

#### Aufbau eines D-Flipflops in CMOS




#### Zeitdiagramm



# 2.5 Datenpfad

## Beispiel für einen Datenpfad



# 2.6 Multiplizierer


#### Multiplikation von zwei 1-Bit Werten

Es handelt sich hierbei um eine UND-Verknüpfung

X	У	р
0	0	0
0	1	0
1	0	0
1	1	1

## Multiplikation von N × M Bit Zahlen


Multiplikation von mehreren Bits (partielles Produkt PP)



#### Multiplikation

## 2.6.1 Sequentielle Multiplizierer

#### Aufbau eines 4-Bit sequentiellen Multiplizierers



#### Multiplikationsalgorithmus

```
PP(3 to 0) := Y(3 to 0);

PP(7 to 0) := "0000";

for i in 0 to 3 do

  if PP(0) = '1' then

    PP(7 to 4) := X(3 to 0) + PP(7 to 4);

  end if;

  for j in 0 to 7 do

    PP(j) := PP(j+1);


  end for;

  PP(7) := '0';

  end for;
```


# 2.6.1 Sequentielle Multiplizierer mit Carry-Save

#### Problem: Laufzeit ist bestimmt durch Addierer



Nach der Multiplikation ist noch eine weitere Addition der Überträge erforderlich

# 2.6.2 Paralleler Multiplizierer(Carry Save)



- 0. Stufe
- 1. Stufe
- 2. Stufe

3. Stufe

Addition der Überträge

# 2.6.1 Sequentielle Multiplizierer (Booth)


#### Multiplikation von Zweierkomplementzahlen

Modifizierte Booth-Decodierung (3-Bit)


<b>y</b> i+1	<b>y</b> i	<b>y</b> i-1	Operation
0	0	0	$PP_{i} = (1/4) PP_{i-2}$
0	0	1	$PP_i = (1/4) PP_{i-2} + x$
0	1	0	$PP_i = (1/4) PP_{i-2} + x$
0	1	1	$PP_i = (1/4) PP_{i-2} + 2 x$
1	0	0	$PP_i = (1/4) PP_{i-2} - 2 x$
1	0	1	$PP_i = (1/4) PP_{i-2} - x$
1	1	0	$PP_{i} = (1/4) PP_{i-2} - x$
1	1	1	$PP_{i} = (1/4) PP_{i-2}$

Der Multiplikator muß rechts vom LSB ein zusätzlichen Bit erhalten. Initial ist dieses 0.

#### Addierstufe



#### Decodierlogik



# 2.6.3 Bauth-Wooley-Multiplizierer

Darstellung von Zweierkomplement-Zahlen (Qn-Format)

$$z = -b_{(n-1)} \cdot 2^{0} + \sum_{k=1}^{n-1} b_{((n-1)-k)} \cdot 2^{-k}$$

$$0.1010000_{2} = 0,5625_{10}$$

$$1.0110000_{2} = -0,5625_{10}$$
Diex Multipkikation
$$x_{mant} = x_{mant} \cdot y_{mant} + (-x_{(n-1)}) \cdot y_{mant} + (-y_{(n-1)}) \cdot x_{mant}$$

$$x \cdot y = x_{(n-1)} \cdot y_{(n-1)} + x_{mant} \cdot y_{mant} + (-x_{(n-1)}) \cdot y_{mant} + (-y_{(n-1)}) \cdot x_{mant}$$
Sonderbehandlung (Korr)

$$\begin{aligned} & \textit{Korr} = \left( -x_{(n-1)} \right) \cdot y_{\textit{mant}} + \left( -y_{(n-1)} \right) \cdot x_{\textit{mant}} \\ & \text{Der Korrekturterm Korr berechnet'sich zu} \\ & \textit{Korr} = \sum_{k=1}^{n-1} \overline{x_{(n-1)} \cdot y_{((n-1)-k)}} 2^{-k} + 2^{-(n-1)} + \sum_{k=1}^{n-1} \overline{y_{(n-1)} \cdot x_{((n-1)-k)}} 2^{-k} + 2^{-(n-1)} \\ & \textit{Korr} = \sum_{k=1}^{n-1} \left( \overline{x_{(n-1)} \cdot y_{((n-1)-k)}} + \overline{y_{(n-1)} \cdot x_{((n-1)-k)}} \right) 2^{-k} + 2^{-(n-2)} \end{aligned}$$


# 2.6.3 Bauth-Wooley-Multiplizierer

Hardware-Ent\

Beispiel: 
$$x = x_3x_2x_1x_0$$
,  $y = y_3y_2y_1y_0$   
 $x \cdot y = (-x_3 + x_22^{-1} + x_12^{-2} + x_02^{-3}) (-y_3 + y_22^{-1} + y_12^{-2} + y_02^{-3})$   
 $= \underbrace{x_3 \ y_3 + (x_22^{-1} + x_12^{-2} + x_02^{-3}) (y_22^{-1} + y_12^{-2} + y_02^{-3})}_{P} + \underbrace{P}$   
 $-x_3(y_22^{-1} + y_12^{-2} + y_02^{-3}) + -y_3(x_22^{-1} + x_12^{-2} + x_02^{-3})}_{= P + (x_3y_22^{-1} + x_3y_12^{-2} + x_3y_02^{-3} + 2^{-3}) + (y_3x_22^{-1} + y_3x_12^{-2} + y_3x_02^{-3} + 2^{-3})}_{= P + (x_3y_2 + y_3x_2)2^{-1} + (x_3y_1 + y_3x_1 + 1)2^{-2} + (x_3y_0 + y_3x_0)2^{-3}}$   
Schema
$$= 2 < 2^{-3}$$


2 <sup>0</sup> (VZ)	2-1	2-2	2-3	2-4	2 <sup>-5</sup>	2-6
			$\overline{x_3y_0}$	$x_2y_0$	$X_1 Y_0$	$x_0 y_0$
		$\overline{X_3}\overline{Y_1}$	$X_2 Y_1$	$X_2Y_1$	$X_0 Y_1$	
	$\overline{X_3Y_2}$	$X_2Y_2$	$X_1 Y_2$	$X_0 Y_2$		
$x_3y_3$	$\overline{x_2y_3}$	$\overline{X_1Y_3}$	$\overline{x_0y_3}$			
		1				
$p_6$	p <sub>5</sub>	p <sub>4</sub>	$p_3$	p <sub>2</sub>	p <sub>1</sub>	$p_0$


# 2.6.3 Bauth-Wooley-Multiplizierer



# 2.6.3 Wallace-Baum-Multiplizierer


Folgender Ansatz ist ungeeignet






Lösung: Mehrbitaddierer (sog. Zähler counter)

3:2 Zähler 7:3 Zähler



## 2.7 Hardware-Dividierer

#### Division ohne Wiederherstellung des Zwischenergebnisses (vorzeichenlos)



## Hardware-Dividierer

#### Redundante Zahlendarstellung

Bisher erfolgte die Darstellung einer Zahl bezüglich einer Basis B durch

$$z = \sum_{k=0}^{n-1} b_k B^k$$
 mit  $b_k \in \{0, ..., (B-1)\}$ 

d. h. als Ziffern sind nur positive Werte zugelassen. Allerdings können Zahlen auch mit negativen Ziffern dargestellt werden. Damit sind die  $b_k \Re \{-(B-1), ..., (B-1)\}$ 

Somit kann die Zahl

 $Z = 1957_{10}$  dargestellt werden durch 2-16-30<sub>R</sub>

## **SRT-Division**

Benannt nach Sweeney, Robertson und Tochter Vorraussetzungen (Divisor D,  $R^{(i)}$  partieller Rest) 0.5 < |D| < 1,  $0.5 < |2R^{(i)}| < 1$  (wird durch Schieben erreicht) die Ergebnisbits qi sind aus  $\{-1, 0, 1\}$ 

# Division zur Basis b > 1 (High-Radix-Division)

## 2.7 Iterative Division

#### **Newton-Raphson-Verfahren**

Approximiere Nullstelle einer Funktion  $f(x) \equiv 0|_{x=\frac{1}{D}}$ 

Funktion 
$$f(x) = \frac{1}{D} - 1$$
 ungeeignet, aber  $f(x) = \frac{1}{x} - D$  möglich

**Iterationsvorschrift** 

$$x^{(i+1)} = x^{(i)} - \frac{f(x)}{f'(x)} = x^{(i)} - \frac{\frac{1}{x^{(i)}} - D}{-\frac{1}{\left(x^{(i)}\right)^2}} = x^{(i)} + x^{(i)} - D\left(x^{(i)}\right)^2 = x^{(i)}\left(2 - Dx^{(i)}\right)$$

Wahl von x<sup>(0)</sup>

$$x^{(0)} = T_1 - T_2D$$
 mit  $T_1 = 2.9142$ ,  $T_2 = 2$  Anzahl Iterationen  $k = \left| \text{Id} \frac{-\text{Bitanz.}}{\text{Id } 0,0858} \right|$ 

Bei 32 Bit ist k = 4 bei 64 Bit ist k = 5

## 2.8. Der CORDIC-Algorithmus

#### CORDIC (COordinate Rotation Digital Computer)

Rotation eines Vektors um den Winkel er

$$x' = x \cos(\varphi) - y \sin(\varphi)$$

$$y' = x \sin(\varphi) + y \cos(\varphi)$$

$$x' = \cos(\varphi)(x - y \tan(\varphi))$$

$$y' = \cos(\varphi)(y + x \tan(\varphi))$$

Beschränkung auf Drehungen mit  $tan(\alpha_i) = \pm 2^{-i}$ . Hiebei soll eine beliebige Drehung durch eine iterative Folge von immer kleineren Drehungen in positive oder negative Richtung ersetzt werden. Da weiterhin  $cos(\alpha) = cos(-\alpha)$ , kann zu jedem  $\alpha_i$  eine Konstante  $K_i = cos(arctan(2^{-i}))$  bestimmt werden.

$$\begin{split} x_{i+1} &= K_i \Big( x_i - y_i \cdot d_i \cdot 2^{-i} \Big) \\ y_{i+1} &= K_i \Big( y_i + x_i \cdot d_i \cdot 2^{-i} \Big) \\ mit \\ K_i &= cos(arctan(2^{-i})) = \sqrt[1]{\frac{1}{\sqrt{1+2^{-2i}}}} \quad und \quad d_i = \pm 1 \end{split}$$

# 2.8.Der CORDIC-Algorithmus

Die Schaltung besitzt somit einen Verstärkungsfaktor von

$$A_n = \prod_{i=1}^n \sqrt{1+2^{-2i}}$$

Durch die Einführung eines Speichers für den Drehwinkel

$$z_{i+1} = z_i - d_i \arctan(2^{-i})$$

Der Algorithmus kann in zwei Modi betrieben werden:

Roationsmodus


$$x_{i} = \mathbf{R} x_{i} = \mathbf{Y}_{i} d_{i} 2^{\mathbf{A}}$$
 $y_{i} = \mathbf{R} y_{i} = \mathbf{X}_{i} d_{i} 2^{\mathbf{A}}$ 
 $z_{i} = \mathbf{R} z_{i} = \mathbf{A} d_{i} \operatorname{arctan}$ 
 $d_{i} = \mathbf{X}_{i} = \mathbf{A} d_{i} \operatorname{arctan}$ 
 $falls z_{i} = \mathbf{A} d_{i} = \mathbf{A} d_{i} = \mathbf{A} d_{i}$ 
 $falls z_{i} = \mathbf{A} d_{i} = \mathbf{A} d_{i}$ 
 $falls z_{i} = \mathbf{A} d_{i} = \mathbf{A} d_{i}$ 

Vektormodus

$$\begin{aligned} x_{i+1} &= x_i - y_i \, d_i \, 2^{-i} \\ y_{i+1} &= y_i + x_i \, d_i \, 2^{-i} \\ z_{i+1} &= z_i - d_i \, arctan \Big( 2^{-i} \Big) \\ d_{i+1} &= \begin{cases} -1 & falls \, y_{i+1} < 0 \\ 1 & sonst \end{cases} \end{aligned}$$


# 2.8. Der CORDIC-Algorithmus

## Schaltungsstruktur (bit-parallele Implementierung)



# Vektormodus --z





# 2.8 Der CORDIC-Algorithmus

#### Allgemeines Iterationsschema

$$x_{i}$$
  $\mathbf{a}$   $\mathbf{x}_{i}$   $\mathbf{a}$   $\mathbf{x}_{i}$   $\mathbf{a}$   $\mathbf{x}_{i}$   $\mathbf{a}$   $\mathbf$ 

#### **Trigonometrische Funktionen**

#### **Exponentialfunktion und Logarithmus**

$$x_n$$
 ©cosh  $\square$   $y_n$  ©sinh  $\square$ e  $\square$   $x_n$   $\square$ y<sub>n</sub>
 $y_n$  Osinh  $\square$ e  $y_n$   $y$ 

#### **Multiplikation und Division**

### 2.8 Der CORDIC-Algorithmus

### Sinus/Kosinus

M,	d	Х	у	Z
	1	0,8588	0	0,7854
0,46365	1	0,8588	0,4294	0,3218
0,24498	1	0,7514	0,6441	0,0768
0,12435	-1	0,6709	0,738	-0,0476
0,06242	1	0,7171	0,6961	0,0148
0,03124	-1	0,6953	0,7185	-0,0164
0,01562	-1	0,7065	0,7076	-0,0008
0,00781	1	0,7121	0,7021	0,007
0,00391	1	0,7093	0,7049	0,0031
Tascheni	rechner:	0,7071	0,7071	

### **Exponential funktion**

M,	d	X	у	Z
	1	1,2051	0	1
0,54931	1	1,2051	0,6026	0,4507
0,25541	1	1,3558	0,9038	0,1953
0,12566	1	1,4688	1,0733	0,0696
0,06258	1	1,5358	1,1651	0,007
0,03126	-1	1,5722	1,2131	-0,0242
0,01563	-1	1,5533	1,1885	-0,0086
0,00781	-1	1,544	1,1764	-0,0008
0,00391	1	1,5394	1,1704	0,0031
		e=x+y	2,7098	
Taschen	rechner:		2,7183	

Fehler + 8.Bit = + 0,00390625

### 2.8 Der CORDIC-Algorithmus

### **Arkustangens**

M,	d	Х	у	Z
	-1	1	1	0
0,46365	-1	1,5	0,5	0,4636
0,24498	-1	1,625	0,125	0,7086
0,12435	1	1,6406	-0,0781	0,833
0,06242	-1	1,6455	0,0244	0,7706
0,03124	1	1,6463	-0,027	0,8018
0,01562	1	1,6467	-0,0013	0,7862
0,00781	-1	1,6467	0,0116	0,7784
0,00391	-1	1,6467	0,0051	0,7823
Taschen	rechner:			0,7854

### Logarithmus

M,	d	Х	у	Z
	1	1,5	-0,5	0
0,54931	-1	1,25	0,25	-0,5493
0,25541	1	1,1875	-0,0625	-0,2939
0,12566	-1	1,1797	0,0859	-0,4196
0,06258	-1	1,1743	0,0122	-0,357
0,03126	1	1,1739	-0,0245	-0,3257
0,01563	1	1,1736	-0,0061	-0,3413
0,00781	-1	1,1735	0,003	-0,3491
0,00391	1	1,1735	-0,0016	-0,3452
		In 0,5	-0,6905	
Taschen	rechner:		-0,6931	

### 3.1 Logikminimierung

#### Zwei Arten von Logikminimierung

- Zweistufig:
  - Ausgangspunkt ist eine disjunktive Form (DF)
  - Das Ziel ist eine DF mit möglichst wenigen Termen
- Mehrstufig (Logiksynthese)
  - Ausgangspunkt bel. Logikbeschreibung
  - Ziel faktorisierte Form mit möglicht wenigen Literalen
  - Mögliche Zielarchitekturen sind:
    - FPGA: Hier muß die Logikfunktion so ungeformt werden, daß alle Teilfunktionen durch CLBs realisiert werden können.
    - Zellbasierte Technologie (Standardzellen, Gate-Arrays): Die Logikfunktion muß auf Bibliotheksgatter abgebildet werden (Technologieabbildung)

### Boolesche Funktionen, Cubes und die Realisierung als PAL

 $F : B^3 \# B^2$ 

in algebraischer Darstellung

Zugehörige Cubedarstellung

$$f_1 = \{(102 \ 43), (210 \ 43)\}$$

$$f_2 = \{(210 \ 34), (201 \ 34), (011 \ 34)\}$$

Matrixdarstellung


102 43

210 43

M(F) = 21034

201 34

011 34



#### Def 3.1: Cubes

### Def. 3.2: Überdeckung

Eine Überdeckung C = { c | i = 1... } ist ist eine Menge von Cubes.

### Zusammenhang zwischen Überdeckungen und boolesche Funktionen

Sei F :  $B^m \circledast B^n$  eine boolesche Funktion mit den Eingangsvariablen  $x_1, x_2, ... x_m$  und den Teilfunktionen  $f_1, f_2, ... f_n$ .

Eine Überdeckung C(F) kann als Darstellung der Funktion in disjunktiver Darstellung angesehen werden mit:

Der i-te Cube  $c^i$  stellt den i-ten UND-Term dar, wobei  $x_k$  im Term enthalten ist falls  $c_k^i$  gleich 1 ist und  $\overline{x}_k$  im Term enthalten ist falls  $c_k^i$  gleich 0 ist. Der Term enthält  $x_k$  nicht, falls  $c_k^i$  gleich 2 ist. Falls der i-te Term zur j-ten Funktion  $f_j$  beiträgt ist  $c_{m+j}^i$  gleich 4 sonst ist  $c_{m+j}^i$  gleich 3.

### Def.3.3: Überdeckung von Cubes:

Ein Cube c **überdeckt** Cube d (c ♣ d), falls für jedes Element c<sub>i</sub> entweder ♣ oder ♣ bezüglich d<sub>i</sub> nach nebenstehender Tabelle gilt.

Der Cube d wird von Cube c **echt** überdeckt (c  $\mathscr{F}$  d), falls  $c_i \mathscr{F} d_i$  für ein  $c_i$  gilt.

#### Beispiel

 $F : B^3 \# B^2$ 


in algebraischer Darstellung


$$f_1 = \overline{x_1} \ x_2 \ \checkmark \ x_2 \ x_3$$
 $f_2 = x_2 \ x_3 \ \checkmark \ x_2 \ x_3 \ x_3 \ \checkmark \ x_1 \ x_2 \ x_3$ 

Zugehörige Cubedarstellung

$$C(f_1) = \{(102 43), (210 43)\}\$$
  
 $C(f_2) = \{(210 34), (201 34), (011 34)\}$ 

#### Matrixdarstellung





#### Boolesche Funktionen, Cubes und die Realisierung als PLA

 $F : B^3 \# B^2$ 

mit algebraischer Darstellung

$$f_1 = x_1 \overline{x_2} - \overline{x_2} x_3$$
  
 $f_2 = x_2 \overline{x_3} - x_2 x_3 - x_1 x_2 x_3$ 

Zugehörige Cubedarstellung

$$f_1 = \{(102 \ 43), (210 \ 43)\}$$


$$f_2 = \{(210 \ 34), (201 \ 34), (011 \ 34)\}$$

Matrixdarstellung

$$M(F) = 21044$$

201 34

011 34



#### **Operationen mit Cubes**

Def 3.Der Durchschnittscube  $c = (c_1, c_2, ..., c_m, c_{m+1}, ..., c_{m+k})$  von zwei Cubes  $a = (a_1, a_2, ..., a_m, a_{m+1}, ..., a_{m+k})$  und  $b = (b_1, b_2, ..., b_m, b_{m+1}, ..., b_{m+k})$  ist elementweise definiert. Wobei gilt

$$C_{i} = \begin{cases} a_{i} \cap b_{i} & \text{falls } a_{i} \cap b_{i} \neq \emptyset \\ \phi & \text{(leer) sonst} \end{cases}$$

Die elementweise Operation ist durch nebenstehende Tabelle definiert.

È	0	1	2	3	4
0	0	×	0	×	i '
1	×	1	ı	×	· ·
2	0	1		×	:
3	×	Ż	×	3	3
4	×	Ż	Ŋ	3	4

### **Beispiel**

$$a_1 = (2 1 2 4)$$

$$b_1 = (1 \ 2 \ 2 \ 4)$$

$$a_1 \Leftrightarrow b_1 = (1 \ 1 \ 2 \ 4)$$


Der Durchschnittscube enthält also die Minterme (111) und (110)

$$a_2 = (2 \ 0 \ 0 \ 4)$$

$$b_2 = (2 1 1 4)$$

$$a_2 \Leftrightarrow b_2 = x^2$$

Der Durchschnittscube ist leer.



Die Vereinigung von zwei booleschen Funktionen  $F_1 \not \supset F_2$  mit ist dann definiert als  $C(F_1) \not \supset C(F_2)$ .(ODER-Verknüpfung von zwei Funktionen)

Bem.: Die Oder-Verknüpfung von zwei Cubes stellt i. a. keinen Cube dar.

Der Durchschnitt von zwei booleschen Funktionen  $F_1 \times F_2$  ist definiert über die Überdeckung (UND-Verknüpfung von zwei Funktionen)

$$C(F_1 + F_2) = \emptyset$$
 a  $\bullet$  b | c  $\nabla C(F_1)$ , b  $\nabla C(F_2)$  und a  $\bullet$  b  $\oplus$   $\nearrow$  "

Ein **Minterm** ist ein Cube der im Eingangsteil keine 2 enthält und im Ausgangsteil genau eine 4 enthält. Jeder allgemeine Cube kann als Menge von Mintermen angesehen werden.

Def.:Ein Implikant einer booleschen Funktion ist ein Cube c mit

$$c & F^{OFF} = \nearrow$$

Ein **Primimplikant** ist ein Implikant, der in keinem anderen Implikanten enthalten ist.

### 3.1 Der Quine-McCluskey-Algorithmus

### Zusammenfassen von Termen (Finden von Primtermen)

Nr.		Te	erm	e 0	.Or	d.	Nr.		Te	erm	e 1	.Or	d.	Nr.		Te	erm	e 2	. Or	d.
	а	b	С	d	u	٧		а	b	С	d	u	٧		а	b	С	d	u	٧
2	0	0	1	0	Х	-	2,3	0	0	1	-	Х	-	3,7,11,15	-	-	1	1	-	Х
3	0	0	1	1	X	Χ	2,6	0	-	1	0	Χ	-	6,7,14,15	-	1	1	-	-	X
4	0	1	0	0	X	Χ	3,7	0	-	1	1	-	X	9,11,13,15	1	-	-	1	Х	-
6	0	1	1	0	X	Χ	3,11	-	0	1	1	Χ	X	10,11,14,15	1	-	1	-	-	X
7	0	1	1	1	-	Χ	4,6	0	1	-	1	Χ	X							
9	1	0	0	1	X	Χ	6,7	0	1	1	-	-	X							
10	1	0	0	0	-	Χ	6,14	-	1	1	0	-	X							
11	1	0	1	1	X	Χ	7,15	-	1	1	1	-	X							
13	1	1	0	1	X	-	9,11	1	0	-	1	Χ	X							
14	1	1	1	0	-	Χ	9,13	1	-	0	1	X	-							
15	1	1	1	1	X	Χ	10,11	1	0	1	-	-	X							
							10,14	1	-	1	0	-	X							
							11,15	1	-	1	1	X	Χ							
							13,15	1	1	-	1	X	-							
							14,15	1	1	1	-	-	Χ			-				

### 3.1 Minimisierung von Bündelfunktionen

#### Min- und Primterme

Minterme	а	b	С	d	u	٧	
10,11,14,15	1	-	1	-	-	Χ	Α
9,11,13,15	1	-	-	1	X	-	В
6,7,11,15	_	1	1	-	-	X	С
3,7,11,15	_	-	1	1	-	X	D
2,3	0	0	1	-	X	-	E
2,6	0	-	1	0	X	-	F
4,6	0	1	-	0	X	X	G
3,11	_	0	1	1	X	X	Н
9,11	1	0	-	1	X	X	1
11,15	1	-	1	1	Χ	X	K

#### 2. Quinesche Tabelle

					u									V			
	2	3	4	6	9	11	13	15	3	4	6	7	9	10	11	14	15
Α														Х	Х	Х	Х
В					Х	Х	Х	Х									
С											Х	Х			Х		Х
D									Х			Х			Х		Х
Ε	Х	Х															
F	Х			Х													
G			Х	Х						Х	Х						
Н		Х				Х			Х						Х		
I					Х	Х							Х		Х		
K						Х		Х							Х		Х

### Überdeckungsfunktion

 $\ddot{u}_{U}$   $\blacksquare$ (E  $\checkmark$ F)(E  $\checkmark$ H)G(F  $\checkmark$ G)(B  $\checkmark$ H)(B  $\checkmark$ H  $\checkmark$ H  $\checkmark$ K)B(B  $\checkmark$ K)

 $\ddot{\mathsf{u}}_{\mathsf{V}} \ \blacksquare (\mathsf{D} \ \forall \mathsf{H}) \mathsf{G}(\mathsf{C} \ \forall \mathsf{G}) (\mathsf{C} \ \forall \mathsf{D}) \mathsf{IA}(\mathsf{A} \ \forall \mathsf{C} \ \forall \mathsf{D} \ \forall \mathsf{H} \ \forall \mathsf{I} \ \forall \mathsf{K}) \mathsf{A}(\mathsf{A} \ \forall \mathsf{C} \ \forall \mathsf{D} \ \forall \mathsf{K})$ 

Die **Distanz**  $\P(c,d)$  der Cubes c, d = ist gegeben durch  $\P(c,d) = \P(I(c),I(d)) + \P(O(c),O(d))$  wobei

$$(|(c), |(d))| = | \otimes c \otimes d | c \otimes d | \mathbf{G} \otimes \mathbf{G} )$$

Def.: Konsensuscube e = c © d

• Falls (c, d) (1)

$$\mathbf{e} = \begin{cases} \mathbf{c} \cap \mathbf{d} & \text{falls } \Delta(\mathbf{c}, \mathbf{d}) = 0 \\ \phi & \text{falls } \Delta(\mathbf{c}, \mathbf{d}) \ge 2 \end{cases}$$

• Falls ((c, d) **1** 1

Falls 
$$\P(O(c), O(d)) = 1$$

$$e_i = \begin{cases} c_i \cap d_i & \text{falls } c_i \cap d_i \neq \emptyset \\ 2 & \text{sonst} \end{cases} \quad e_i = \begin{cases} c_i \cap d_i & \text{für } 1 \leq i \leq m \\ 4 & \text{falls } c_i \text{ oder } d_i = 4 \text{ für } m+1 \leq i \leq m+n \\ 3 & \text{sonst} \end{cases}$$


#### Beispiel für Konsensuscubes

$$f_1 = \bar{a}\bar{b}\bar{c} \ \forall \ \bar{a}bc \ \forall \ \bar{a}c$$
  
 $f_2 = ac \ \forall \ \bar{b}c$ 

$$C = \begin{bmatrix} 0 & 0 & 0 & 4 & 3 \\ 1 & 0 & 1 & 4 & 3 \\ 1 & 2 & 0 & 4 & 3 \\ 1 & 2 & 1 & 3 & 4 \\ 2 & 0 & 0 & 3 & 4 \end{bmatrix}$$

$$c_1 \odot c_3 = [200 \ 43]$$

$$c_3 \odot c_5 = [100 44]$$



### 3.1 Der Quine-McCluskey-Algorithmus

#### **Diskussion**

Schritte bei Quine-McCluskey-Algorithmus

- Finden <u>aller</u> Primterme
   Am Ende des Zusammenfassens erhält man eine Überdeckung aus
   Primtermen. Da jedoch alle Primterme gesucht werden kann es vorkommen,
   daß diese Überdeckung umfangreicher ist als die ursprüngliche Funktion
- Finden einer minimalen Überdeckung aus Primtermen
   Verfahren: Es wird eine Überdeckungsfunktion aufgestellt. In dieser Funktion
   wird anschließend der größte Cube gesucht. Diese Suche vereinfacht sich,
   da es sich bei der Funktion um eine monotone Funktion handelt. Jedoch ist
   das Aufstellen dieser Funktion äußerst schwierig. Das Problem ist eigentlich
   das Finden einer minimalen Anzahl von Reihen, so daß jeder Spalteneintrag
   mindestens einmal enthalten (überdeckt) ist.
  - # Überdeckungsproblem (NP-vollständig)

Eine **vollständig spezifizierte** boolesche Funktion F:  $B^n * B^{*m} B = \{0,1\}$  ordnet jedem Eingabewert einen Wert aus  $B = \{0,1\}$ 

Eine **unvollständig spezifizierte** boolesche Funktion läßt als Ausgabewerte Elemente aus  $B^* = \{0, 1, \bowtie\}$  zu. Hierbei bezeichnet  $\bowtie$  einen unspezifizierten Eintrag.

Sei F eine unvollständig spezifizierte boolesche Funktion so können drei Mengen unterschieden werden

F<sup>ON</sup> die Menge der Eingaben für die F eine 1 liefert (ON set).

F<sup>DC</sup> die Menge der Eingaben für die F eine nicht spezifiziert ist (Don't care set).

F<sup>OFF</sup> die Menge der Eingaben für die F eine 0 liefert (OFF set).

Für eine gegebene boolesche Funktion F sind diese drei booleschen Funktionen vollständig spezifiziert. Es gelten folgende Beziehungen

$$F^{ON} \overset{\bullet}{\leftarrow} F^{OFF} = \overset{\bullet}{\not} \overset{\bullet}{\Longrightarrow} F^{ON} \overset{\bullet}{\mathscr{D}} F^{DC} \overset{\bullet}{\mathscr{D}} F^{OFF} \overset{\bullet}{\overset{\bullet}{\circlearrowleft}} 1$$
, d.h.  $F^{OFF} = F^{ON} \overset{\bullet}{\mathscr{D}} F^{DC} bzw$ .  $F^{DC} = F^{ON} \overset{\bullet}{\mathscr{D}} F^{OFF}$ 

### Schritte bei der Zweistufenminimierung mit Espresso

- Aufspalten der Terme in F<sup>OFF</sup> in einzelne Funktionen (nur eine 4 pro Term)
- Berechnen einer Überdeckung aus Primimplikanten
- Berechnen der essentiellen Primterme. Diese werden in FDC gespeichert.
- Suche einer irredundanten Überdeckung

#### **Expandieren von Cubes**

Problem: Generierung aller Primterme ist sehr zeitaufwendig

Lösung: Die vorhandenen Cubes werden soweit expandiert (Ersetzung von 0/1 durch 2) bis sie sich gerade noch nicht mit dem OFF-Set schneiden.


### Finden einer irredundanten Überdeckung aus Primtermen

Problem ist NP-hart

Lösung

- 1. Finden von Essentiellen Termen und Reduktion des Problems
- 2. Weitere Reduktion der Problemgröße
- 3. Heuristische Lösung des reduzierten Problems

#### **Expandieren der Cubes**




Gesucht ist eine minimale Menge L von Spalten die alle Zeilen in B und so wenig wie möglich Zeilen in C überdeckt. Alle Variablen c<sub>i</sub> mit i 🛱 L werden nicht zu 2 verändert,  $c^+ = (21044)$ 

Ergebnis ist einer Überdeckung aus Primtermen (Dieses Verfahren ist reihenfolgeabhängig)

### 3.2.1 Expandieren von Cubes

### Sonderfälle: Essentielle Spalten und der überexpandierte Cube c\*



essentielle Spalten

$$c2' = (01043)$$

$$B^{2'} = \begin{matrix} 0 & 1 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 1 \\ 0 & 0 & 0 & 0 & 1 \end{matrix}$$

Auswahl

### 3.2.1 Expandieren der Cubes

Das Ergebnis von Expand ist eine Überdeckung P aus Primtermen.

Im Gegensatz zum Quine-McCluskey-Algorithmus werden aber nur solche Primterme generiert, die als nützlich für die Lösung ansehen werden.

Nun muß aus diesen Primtermen eine (möglichst) minimale Auswahl getroffen werden, so daß  $F^{ON}$  überdeckt wird. (P  $\textcircled{F}^{OFF} = \textcircled{F}^{OFF}$  ist sichergestellt)


Zunächst soll die Problemgröße reduziert werden.

Essentielle Primterme sind Primterme, die einen Minterm enthalten, der von keinem anderen überdeckt wird.

Diese müssen in die Lösung aufgenommen werden.

### 3.2.2 Essentielle Cubes

#### Bestimmen der essentiellen Cubes (während Expand)



Beim Minterm c²' besteht die Auswahl zwischen Spalte 0 1 2 3 4 2 und Spalte 3.. Daher gibt es weitere Primterme die den Minterm c²' enthalten. Damit kann der expandierte Cube kein essentieller Cube sein.

Bei c¹ besteht keine Auswahlmöglichkeit. Daher gibt es keinen weiteren Primterm der c¹ enthält.

Für essentielle Cubes gilt  $c^* = c^+$ 

Bestimmen einer möglichst minimalen irredundanten Überdeckung Das Ergebnis von Expand ist eine Überdeckung  $F^{ON}$  aus Primtermen. Diese kann in folgende Teilmengen unterteilt werden  $F^{ON}$  = E  $\mathscr{D}$  R<sub>e</sub>  $\mathscr{D}$  R<sub>p</sub>  $\mathscr{D}$  R<sub>t</sub>

- E ist die Menge der essentiellen Terme. Diese werden aus F<sup>ON</sup> entfernt und dem Don't Care Set F<sup>DC</sup> zugeschlagen. F<sup>DC</sup> := F<sup>DC</sup> → E; F<sup>ON</sup> := F<sup>ON</sup> - E
- -R<sub>e</sub> ist eine Menge von Cubes c<sup>k</sup> (bezogen auf F<sup>ON</sup>) für die gilt, daß F<sup>ON</sup> {c<sup>k</sup>} keine Überdeckung der Funktion mehr darstellt. Diese müssen also in der Lösung vorkommen und werden daher nicht weiter betrachtet.
- $-R_t$  ist die Menge der vollkommen redundanten Terme.  $C^k \otimes R_t : c^k \otimes F^{DC} \mathscr{D} \to E \mathscr{D} R_e$  Diese werden aus der Menge  $F^{ON}$  entfernt.

Die Auswahl Beschränkt sich demnach nur noch auf die Terme der Menge  $R_p$  Anstatt die Überdeckungsfunktion ü zu berechnen,wird hier die einfacher zu berechnende Funktion ü bestimmt.

ü = f(p<sub>1</sub>,p<sub>2</sub>,...,p<sub>r</sub>) mit r = |R<sub>p</sub>| und ü(<u>p</u>)=1 falls F<sup>p</sup>= E  $\mathscr{D}$  R<sub>e</sub>  $\mathscr{D}$  {c<sup>k</sup>  $\overset{\bullet}{\boxtimes}$  R<sub>t</sub> | p<sub>k</sub> = 1} eine Überdeckung der Funktion ist

Konstruktion der Funktion ü

für jedes c  $\Re R_p$  bestimme alle Mengen N  $\Re N(c)$  mit c  $\Re (R_p-N) \cancel{D} F^{DC} \cancel{D} E \cancel{D}$  $R_{e}$ 

$$\begin{aligned} & \textbf{Definiere den Cube n(N) durch} \\ & n_i(N) = \begin{cases} 0 & c^I \in N \\ 2 & c^i \not \in N \end{cases} \\ & \overline{\ddot{u}} = \bigvee_{c^k \in R_p} \bigvee_{N \in N(c^k)} n(N) \end{aligned}$$

Begr.: Jeder Minterm in ü stellt keine Überdeckung von F dar. Da

R<sub>n</sub> 分 F<sup>DC</sup> 分 E 分 R<sub>e</sub> eine Überdeckung darstellt muß ein Cube in R<sub>p</sub> nicht übedeckt werden (c 💥 F<sup>DC</sup> ঐ E ঐ R<sub>e</sub> wurden entfernt). Daher ist dieser Minterm in einem n(N) enthalten.

Nach Konstruktion ist jeder Minterm der in einem Cube n(N) enthalten ist keine Überdeckung von F daher ist ü = 1

Aus  $\overline{\ddot{u}}$  kann nun die Blockungsmatrix B = {  $b_{ij}$  } von  $\ddot{u}$  konstruiert werden.

$$b_{ij} = \begin{cases} 1 & \overline{\ddot{u}} = 0 \\ 0 & \overline{\ddot{u}} = 2 \end{cases}$$


Aus der Blockungsmatrix B kann der größte Primterm von ü als minimale Menge L von Spalten bestimmt werden, so daß jede Zeile mit einer 1 überdeckt wird, (Zeilenüberdeckung vgl. Expand) berechnet werden.

Allerdings sind Überdeckungsprobleme NP-hart

Berechnung einer möglichst minimalen irredundanten Überdeckung Bestimme

BB<sup>T</sup> eine 1 an der Stelle i,j bedeutet, daß die Zeilen i und j mit der gleichen Spalte überdeckt werden können.

### **Beispiel**



Nach Expand

 $n_7$ 


0

0

#### **Beispiel**


$$B = \begin{bmatrix} c^1 & c^2 & c^3 & c^4 & c^5 & c^6 \\ 1 & 0 & 0 & 0 & 1 & 0 & n_1 \\ 1 & 1 & 0 & 0 & 0 & 0 & n_2 \\ 0 & 0 & 1 & 1 & 0 & 0 & n_3 \\ 0 & 0 & 0 & 1 & 1 & 0 & n_4 \\ 0 & 0 & 1 & 0 & 0 & 1 & n_5 \\ 0 & 0 & 1 & 0 & 0 & 1 & n_7 \\ \end{bmatrix}$$

Problem: Auswahl der Spalten weitere Heuristiken notwendig Hier minimale Auswahl (c<sub>1</sub>, c<sub>4</sub>, c<sub>6</sub>)



Clique { 1, 3, 7 }

### **Beispiel**



Ergebnis

#### Def.: Kofaktor

Sei C =  $(c^1, c^2, ..., c^r)$  eine Menge von Cubes und p =  $(p_1...p_n)$  ein Cube. Dann berechnet sich der Kofaktor  $(C)_p$  durch Berechnung des Kofaktors jedes Cubes  $c^ip$  bezüglich eines Cubes p elementweise zu

$$(c_k)_p^i = \begin{cases} \phi & \text{falls } c^i \cap p = \emptyset \\ 2 & \text{falls } p_k = 0 \text{ oder 1} \\ 4 & \text{falls } p_k = 3 \\ (c_k)^i & \text{sonst} \end{cases}$$

#### **Shannon-Expansion und Kofaktoren**

eine Funktion f kann als Shannon-Expansion dargestellt werden durch  $f = x_i g_{x_i} \forall x_i g_{x_i}$ mit  $g_{x_i}$ ,  $g_{x_i}$  sind die jeweiligen Kofaktoren bezüglich  $x_i$ ,  $x_i$ .

Eine Menge von Cubes C = {  $c^k \mid k = 1..r$  } überdeckt einen Cubes c, falls (C)<sub>c</sub> 5 1

Es stellt sich damit des Problem der Tautologieprüfung.

#### **Tautologie-Prüfung**

Gegeben eine boolesche Funktion F in Matrixdarstellung F = C(F) Sonderfälle:

- F ist eine Tautologie, falls es eine Zeile aus 2 bzw. 4 gibt
- F ist **keine** Tautologie, falls es eine Spalte aus 0,1 oder 3 gibt
- F ist **keine** Tautologie, falls die Anzahl der Minterme kleiner als m≼2<sup>n</sup> ist.
- Eine Tautologie kann durch Auswertung der Wahrheitstabelle festgestellt werden. (Machbar für kleine Anzahlen von Variablen)

#### Zerlege C(F) in eine Darstellung der Form

#### Rekursion: Zerlege Matrix in sechs Untermatrizen

(durch tauschen von Spalten und Zeilen)

#### Auswahl der Matrix C<sub>11</sub>:

- Enthalten Spalten nur 1(0) und 2, so ist die zugehörige Funktion nur dann eine Tautologie, falls es eine Zeile aus Zweien gibt.
- Zelege F


# Der einfache Algorithmus liefert immer nur ein lokales Minimum Modifikationen

- Für bessere Resultate werden die Eingabecubes für jede Funktion aufgespalten
- Nach einem Minimierungsschritt werden die Ergebniscubes reduziert,
   d.h. 2 ★ 1/0, 4 ★ 3, wobei allerdings die Überdeckungseigenschaft erhalten bleiben muß. Anschließend wird wieder minimiert, solange bis sich keine Reduktion mehr einstellt
- In einem letzten Schritt wird die Expansion nicht mehr Reihenfolgeabhängig durchgeführt
- Schließlich wird versucht, in den Ergebniscubes die 4 zu einer 3 zu reduzieren (das führt zu besserem elektrischen Verhalten und unterstützt die ↗ Faltung von PLAs)


### 3.2.5 Optimierung der PLA-Struktur

### **Faltung von PLAs**

#### Standardarchitektur



#### Gefaltete Struktur



### 3.2.5 Optimierung der PLA-Struktur

### Einfügen von Decodern (Bsp.)


X	b <sub>1</sub>	b <sub>0</sub>	f
1	1	0	1
1	0	1	1
1	0	0	0
1	1	1	0

In der PLA-Struktur wird eine NOR-NOR-Verknüpfung realisiert.

Χ

Х	11	10	01	00	f
1	0	1	0	0	1
1	0	0	1	0	1
1	0	1	1	0	1
1	0	0	0	1	0
1	1	0	0	0	0

\* Symbolische Minimierung



### 3.3 Symbolische Minimierung

#### **Beispiel**

INDEX	AND	CNTA
INDEX	OR	CNTA
INDEX	JMP	CNTA
INDEX	ADD	CNTA
DIR	AND	CNTB
DIR	OR	CNTB
IND	AND	CNTB
DIR	JMP	CNTC
DIR	ADD	CNTC
IND	ADD	CNTC
IND	OR	CNTD
IND	JMP	CNTD

Durch Zusammenfassen erhält man folgenden Tabelle. Bitte beachten Sie, daß die zweite und dritte Zeile nicht zusammengefaßt werden darf, da sonst bei Eingabe von IND OR unklar ist ob CNTB oder CNTD ausgegeben werden soll. (Eingangscodierbedingungen)

INDEX	AND OR JMP ADD	CNTA			
DIR	DIR AND OR				
IND	AND	CNTB			
DIR	JMP	CNTC			
DIR IND	ADD	CNTC			
IND	OR JMP	CNTD			

### Bei Codierung der Symbole durch

INDEX = 00	AND = 00	CNTA = 11
DIR = 01	OR = 01	CNTB = 01
IND = 11	ADD = 10	CNTC = 10
	JMP = 11	CNTD = 00

#### erhalten wir

00		11
01	0-	01
11	00	01
-1	10	10
01	11	10
11	-1	00

Zeile kann gestrichen werden

# Die minimierte boolesche Funktion ist optimal.

#### Bei Codierung der Symbole durch

INDEX = 00	AND = 00	CNTA = 00
DIR = 01	OR = 01	CNTB = 01
IND = 11	ADD = 10	CNTC = 10
	JMP = 11	CNTD = 11

### erhalten wir jedoch

00		00
01	0-	01
11	00	01
-1	10	10
01	11	10
11	-1	11

00		വ	
-1	0-	01	
-1	1-	10	
11	-1	11	

Hier kann die linke Funktionstabelle noch minimiert werden.

# Die endgültige boolesche Funktionstabelle entspricht der zusammengefaßten, symbolischen Tabelle

INDEX	AND OR JMP ADD	CNTA
DIR IND	AND OR	CNTB
DIR IND	ADD JMP	CNTC
IND	OR JMP	CNTD

Hierbei wird davon ausgegangen, daß bei Eingabe von IND OR die Ausgabe CNTB von der Ausgabe CNTD überschrieben wird (Analoges gilt für IND JMP). Dies ist nur möglich, falls der Code von CNTD an jeder Stelle an der der Code von CNTB eine Eins hat ebenfalls eine Eins besitzt. D. h. der Ausgangscode von CNTD überdeckt den Code von CNTB.

Das bedeutet bei einer symbolischen Minimierung erhält man eine Halbordnung auf den Ausgangssymbolen (**Ausgangscodierbedingungen**). Die Codierung der Ausgangssymbole muß also bezüglich der Überdeckungssrelation der Codes verträglich mit dieser Halbordnung sein.

#### 3.3.1 Definitionen

#### **Def.:** Symbolische Variable

Eine symbolische Variable s ist ein Element aus einer endliche Menge S von Symbolen.

$$S^+ = S \mathcal{D} \{ \nearrow, \boxtimes \}, S^* = S \mathcal{D} \{ \boxtimes \}$$

Bsp.:  $S^+ = \{ \nearrow, DIR, IND, INDEX, \boxtimes \}$ , s kann also die Werte DIR, IND, und INDEX annehmen. Die Menge S bildet hierbei einen Verband wobei  $\nearrow$  das Bottom-Element und  $\boxtimes$  das Top-Element (Don't care) bezeichnet. Auf S kann eine beliebige Halbordnung > definiert sein. Hierbei sei ><sub>S</sub> die transitive Hülle von >.

Operationen auf symbolischen Variablen

- -Produkt(UND) s  $\wedge$  s' = größtes s" mit s ><sub>s</sub> s" und s' ><sub>s</sub> s" (Minimum)
- -Summe(ODER) s 

  ✓ s' = kleinstes s" mit s" ><sub>S</sub> s und s" ><sub>S</sub> s' (Maximum)
- Die Summe von zwei n-Tupeln ist gegeben durch eine elementweise Summenbildung

#### Def.: Symbolische Funktion

Eine vollständig spezifizierte symbolische Funktion ist eine Abbildung f:  $S_i^0 \times S_i^1 ... S_i^n \rightarrow S_o^0 \times S_o^1 ... S_o^m$ 

Eine unvollständig spezifizierte symbolische Funktion läßt auch S\* als Wertebereich zu.

#### Def.: Symbolisches Literal

Sei A eine Teilmenge von S und s eine symbolische Variable. Ein symbolisches Literal X<sup>A</sup> ist eine Funktion X<sup>A</sup>: S **\*** {TRUE, FALSE} mit

$$X^{A}(s) = \begin{cases} TRUE & falls \ s \in A \\ FALSE & sonst \end{cases}$$

### Def.: Unvollständig spezifiziertes symbolisches Literal

Seien A, B Teilmengen von S und A B = P. Ein unvollständig spezifiziertes symbolisches Literal  $X^{A[B]}$  ist eine Relation

$$X^{A[B]}(s) = \begin{cases} TRUE & \text{falls } s \in A \\ FALSE & \text{falls } s \notin A \cup B \end{cases}$$

Ein (unvollständig spezifiziertes) symbolisches Literal  $X^A$ , A  $\nearrow S$  S läßt sich durch einen Vektor  $(x_i)^{|S|}$  i = 1 ... |S| mit  $x_i \nearrow B$  (B\*) darstellen. Bsp.:  $S = \{ s_1, s_2, s_3, s_4 \}$   $X^{\{s_1, s_2\}}$  hat die Darstellung (1100)

 $X^{\{s_1, s_4\}[\{s_3\}]}$  hat die Darstellung (10 $\boxtimes$ 1)

*Def.:* Ein **Symbolischer Produktterm** ist ein n-Tupel X = (X<sup>A</sup> <sub>1</sub>, X<sup>B</sup> <sub>2</sub>, ..., X<sup>N</sup> <sub>n</sub>), wobei die X<sup>L</sup> <sub>i</sub>  $\bowtie$  S<sup>I</sup> symbolische Literale sind. Ein **symbolisches Produkt**  $p(s^{I}, X, \spadesuit)$  mit  $\spadesuit$   $\bowtie$  S<sup>O</sup> und  $s^{I}$   $\bowtie$  S<sup>I</sup>. Das Symbol  $\spadesuit$  ist der Ausgangsteil. Das Resultat ist definiert durch:

$$p(s^{I},X,\tau) = \begin{cases} \tau & \text{falls } X_{i}^{L}(s_{i}^{I}) = \text{TRUE}, \ \forall i = 1...n \\ \phi & \text{sonst} \end{cases}$$

Zwei Produkte  $p_1$ ,  $p_2$  **überschneiden sich**  $(p_1 \cdot p_2 \cdot p_3 \cdot p_4)$ , falls  $p_1(s^{\scriptscriptstyle \perp}, X_1, \bullet_1) \cdot p_4 \cdot$ 

Ein symbolischer **Implikant** einer symbolischen Funktion ist ein symbolisches Produkt  $p(s^{\text{I}}, X, \spadesuit)$  wobei gilt  $p(s^{\text{I}}, X, \spadesuit) >_{S^{\text{O}}} f(s^{\text{I}})$  (><sub>S</sub>O ist die transitive Hülle der Ordnungsrelation auf den Ausgangssymbolen)

Eine symbolische **Überdeckung**  $C(P, >_{S} \circ)$  einer symbolischen Funktion f ist eine Menge  $P = \{p_1, p_2, ..., p_{|P|}\}$  von symbolischen Implikanten mit

$$\gg$$
 s<sup>I</sup>:  $f(s^I) >_S o p_1 \forall p_2 \forall ... \forall p_{|P|}$ .

Die Kardinalität einer symbolischen Überdeckung ist |P|. Eine Überdeckung ist minimal, falls keine Teilmenge P' P die Funktion überdeckt. Eine Minimumsüberdeckung ist eine Überdeckung mit minimaler Kardinalität.

Bem.: Die Kardinalität hängt von der Relation ><sub>S</sub>o ab. Das Ziel bei einer symbolischen Minimierung ist also auch diese Relation so zu konstruieren, daß die Kardinalität der Überdeckung möglichst klein wird.

#### Berechnung der Eingangscodierbedingungen

- Führe eine 1 aus n Codierung der Zustände durch. Sei  $S = \{s_0, s_1, ..., s_n\}$  die Menge der Symbole, so wird das Symbol  $s_i$  durch eine Bitfolge  $000...1_{(i)}...0$  mit einer 1 an der i-ten Stelle dargestellt. (sog. positionelle Cubes) Für diese symbolischen Einträge gelten andere Regeln für das Zusammenfassen von Termen, so ergibt die Zusammenfassung von 1000, 0010 das symbolische Literal 1010 (dargestellt als Vektor).
- Minimiere Tabelle
   Es wird eine zweistufige Minimierung durchgeführt.
  - Die booleschen Variablen werden nach den üblichen Rechenregeln behandelt.
  - Die Symbole werden "symbolisch" minimiert

#### Erfüllen von Eingangscodierbedingungen.

 $n_b$  ist die Anzahl der Zustandsvariablen  $q_0...q_{nb-1}$  (Anzahl der Codebits)  $n_s = |S|$  ist die Anzahl der symbolischen Werte (Anzahl der Zustände) Eine Codierung ist gegeben durch die  $n_s \otimes n_b$  Matrix

$$C = \begin{pmatrix} q_{00} & \cdots & q_{1(nb-1)} \\ \vdots & \ddots & \vdots \\ q_{(nb-1)0} & \cdots & q_{(ns-1)(nb-1)} \end{pmatrix}$$

Hierbei entspricht eine Zeile von C  $q_{i0}...q_{i(nb-1)}$  der Codierung des i-ten Symbols. Eine Selektion von x  $\Re$  {  $\nearrow$ , 1, 0,  $\boxtimes$  } durch a  $\Re$  {  $\nearrow$ , 1, 0,  $\boxtimes$  } ist definiert als


$$a \bullet x = \begin{cases} x & \text{falls } a = 1 \\ \phi & \text{sonst} \end{cases}$$

Die Selektion läßt sich auf Matrizen ausdehnen: A • X = C =  $\{c_{ij}\}^{p \otimes q}$  wobei gilt

$$c_{ij} = \bigvee_{k=0}^{p-1} a_{ik} \bullet x_{kj}$$

Die Matrix **F** = EC ● C, die sog. **Face-Matrix**, gibt in der i-ten Zeile die Codierung der i-ten Eingangscodierbedingung an.

#### Bsp.:



### Def.: Erfüllung von Eingangscodierbedingungen

Sei  $\overline{EC} = \{\overline{ec_{ij}}\}\$  die Matrix zu  $EC = \{ec_{ij}\}\$  mit  $\overline{ec_{ij}} = 1$  falls  $ec_{ij} = 0$  sonst ist  $\overline{ec_{ij}} = 0$ . Die Matrix  $\overline{F}^k = \{f^k_{ij}\}\$  mit  $f^k_{ij} = \overline{ec_{ik}} \bullet c_{kj}$ . Eine Codematrix C erfüllt die Eingangscodierbedingnungen EC, wenn für alle k = 0 ..  $(n_s-1)$  gilt: Die Matrix  $\overline{F}^k \wedge F = \nearrow$ , d.h. jede Zeile beinhaltet mindestens einen Eintrag  $\nearrow$ .

#### Reduktion der Matrix EC

Jede Zeile in der Matrix EC stellt ein symbolisches Literal dar.

Eine Zeile in der Matrix EC heiß **Verbindung**, falls sie den Durchschnitt aus zwei Zeilen darstellt, sonst heißen die Zeilen **prim**.

Satz: Falls eine Codematrix C die Codierbedingungen in EC erfüllt, so erfüllt C auch die Codierbedingungen Matrix EC' mit

$$EC' = \begin{pmatrix} EC \\ ec' \end{pmatrix}$$

wobei ec' eine Verbindung der Zeilen in EC ist.

Es ist also zulässig, Verbindungen aus der Matrix EC zu streichen.

Zeilen mit nur einer Eins enthalten keine eigentlichen Codierbedingungen. Daher können sie ebenfalls aus EC gestrichen werden. (Bem.: Die Erfüllung der Codierbedingungen garantiert **nicht** einen eindeutigen Code. Dies könnte durch die Hinzunahme von Zeilen mit nur einer Eins pro Zustand erreicht werden. Hier soll ein eindeutiger Code allerdings durch eine Nachverarbeitung garantiert werden.)

Spalten aus lauten Nullen können ebenfalls aus der Matrix EC gestrichen werden. Die Codes für die dadurch repräsentierten Zustände müssen aus den noch unbesetzten Bitkombinationen gewonnen werden.

Satz: Die Matrix  $C = EC^T$  erfüllt die Codierbedingung EC.

$$F = \begin{pmatrix} 1 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 1 & 0 & 0 & 1 \end{pmatrix} \bullet \begin{pmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 1 & 0 & 1 \\ 0 & 0 & 0 \\ 0 & 1 & 1 \end{pmatrix} = \begin{pmatrix} 1 & 0 & - \\ 0 & 1 & - \\ - & - & 1 \end{pmatrix} \qquad \overline{F}^{2,3} = \begin{pmatrix} 0 & 1 & 0 \\ \phi & \phi & \phi \\ 0 & 1 & 0 \end{pmatrix} \qquad \overline{F}^{4} = \begin{pmatrix} \phi & \phi & \phi \\ 1 & 0 & 1 \\ \phi & \phi & \phi \end{pmatrix}$$

$$\overline{F}^{5,6} = \begin{pmatrix} 0 & 0 & 0 \\ 0 & 0 & 0 \\ 0 & 0 & 0 \end{pmatrix} \qquad \overline{F}^{7} = \begin{pmatrix} 0 & 1 & 1 \\ \phi & \phi & \phi \\ \phi & \phi & \phi \end{pmatrix}$$

$$\overline{F}^1 = \begin{pmatrix} 0 \\ 1 \\ 1 \end{pmatrix} \bullet \begin{pmatrix} 1 & 0 & 0 \end{pmatrix} = \begin{pmatrix} \phi & \phi & \phi \\ 1 & 0 & 0 \\ 1 & 0 & 0 \end{pmatrix}$$

Bem.: Die Codes für die Zustände s1,s2 und s4, s5 sind identisch. Es müßte also noch eine weitere Codespalte angefügt werden, die eine Unterscheidung ermöglicht.

Bsp.:

Symbolische Überdeckung\*

CNTA	100	1111	1000
CNTB	001	1000	0100
	010	1100	0100
CNTC	001	0001	0010
	010	0011	0010
CNTD	001	0110	0001

P

Graph G = (S, R)

CNTC


CNTD


CNTB





<sup>\*</sup> Im Gegensatz zum Algorithmus ist diese bereits minimiert


### Bsp.:














#### Eine mit R konsistente Codierung

CNTA	000
CNTB	001
CNTC	011
CNTD	111

#### Berechnung der Ausgangscodierbedingungen

```
Eingabe: ON_i, i = 0. |S^O|-1 // Die ON-Mengen der Ausgabesymbole
Algorithmus
   P = ♠;
                                 // Optimierte symbolische Überdeckung
   for k := 0 to |S^0|-1 do
      i := select(k)
                                 // Auswahl einer der Überdeckung für si 🔊 S
      OFF<sub>i</sub> = \mathfrak{D}_J ON<sub>i</sub>; J = { j | (v<sub>i</sub>, v<sub>i</sub>) \mathfrak{D} R };
      M_i = minimize(ON_i, OFF_i); // Minimierung mit Zweistufen-Minimierer
      R = R   (v_i, v_i) | M_i  ON_i  );
      P = P \implies M_i;
   od;
Ausgabe: P und G
```

#### **Diskussion des Algorithmus**


- Unnötiger Aufwand bei der Minimierung der ON-Menge für ein Ausgangssymbol.
- Ziel sollte sein, die ON-Menge durch eine große DC-Menge zu reduzieren, welche die meisten Produktterme besitzt.
  - Minimierung der einzelnen ON-Mengen getrennt.
- Es werden unnötige Kanten im Graph erzeugt.
  - Fontrolle der Überschneidungen der Mengen.
  - Verhinderung der Expansion der Literale über ein zur Minimierung notwendiges Maß.
- Expansion der Literale
  - Ein Literal aus lauter Einsen stellt ein don't care dar.
  - Bei weniger Einsen bleibt unklar, ob dies für die spätere Codierung nützlich oder hinderlich ist.
  - Dies kann durch don't care Einträge für die Codierung ausgenutzt werden.

### Verbesserter Algorithmus

CNTA	100	1111	1000
CNTB	001	1000	0100
	010	1100	0100
CNTC	001	0001	0010
	010	0011	0010
CNTD	001	0110	0001

СТРГА	111	1111	1000
CNTA	1**	1111	
CNTB	011	1111	0100
CNTB	011	1100	0100
CNTC	011	0011	0010
CNTD	001	0110	0001
		C	odierung

Unnötige Expansion



CNTA	00
CNTB	01
CNTC	10
CNTD	11

		00						
		UU						
-1	0-	01						
-1	1-	10						
11	-1	11						

### Codierung der Symbole Entwicklung eines iterativen Algorithmus

#### **Spaltenweise Codierung**

- In jedem Schritt wird eine neue Codespalte (q<sub>i</sub>) generiert

#### Zeilenweise Codierung

– In jedem Schritt wird ein neuer Zustand s₁ ス S codiert.

#### **Gemischte Vorgehensweise**

- Es werden abwechselnd Spalten und Zeilen der Codiermatrix C hinzugefügt

Bem.: Zeilenweise Codierungsverfahren generieren meist kürzere Codelängen. Diese sind jedoch, wegen der Suche nach noch freien Codes, in der Rechenzeit aufwendiger.

#### Einsatzgebiete der Mehrstufen-Logikminimierung

- Synthese von mehrstufigen Implementierungen aus Logikfunktionen
- Umsetzung eines Entwurfs auf eine andere Technologie (target remapping)
- Optimierung eines Entwurfs für eine Technologie
- Optimierung des Flächen-Zeit-Produkts

#### Aufgaben der Mehrstufen-Logikminimierung


- Zerlegung einer zweistufigen Funktion in Teilfunktionen (Dekomposition)
- Minimierung einer der Funktion(en)
  - nach dem Flächenverbrauch
  - nach der Verarbeitungszeit
  - ...
- Abbildung auf eine Zielbibliothek (Technology mapping)

#### Grunddatenstruktur

- Primäre Eingänge PI = {e<sub>i</sub> | i = 1..n }
- Menge von Funktionen PO = { f<sub>i</sub> | i = 1..m }
- Menge von Teilfunktionen N = { g<sub>i</sub> | i = 1..k }
  - Jede Teilfunktion g<sub>i</sub> ist zweistufig
  - Üblicherweise besitzt jedes g<sub>i</sub> nur einen Ausgang.
- Der Graph (PI → N → PO, E) ist ein gerichteter, azyklischer Graph (DAG)
  - PO sind die Senken
  - PI sind die Quellen

#### **Optimierungskriterien**

- Anzahl der Literale
- Anzahl der Variablen pro g<sub>i</sub>
- Stufenzahl



# Es soll hier die Umwandlung einer zweistufigen Beschreibung in ein mehrstufiges untersucht werden

### **Aufgaben**

- Faktorisierung
   Die einzelnen Funktionen in disjunktiver Form werden in ihre Teilfunktionen zerlegt (Klammerausdrücke).
- Dekomposition
   gemeinsame Teilfunktionen werden als getrennte Funktionen realisiert.

### **Beispiel**

F = ace ✓ acd ✓ bce ✓ bcd

#### **Faktorisieren**

$$F = c (a (d \forall e) \forall b (d \forall e))$$

$$F = c ((a \lor b) (d \lor e))$$

#### **Dekomponsition**

$$f_1 = abc$$

$$f_2 = abd$$

$$f_3 = abc \vee abd = ab (c \vee d)$$

$$g_1 = ab$$

$$g_2 = (c \vee d)$$

$$f_1 = g_1 c$$


$$f_1 = g_1c$$


$$f_2 = g_1 d$$
  $f_2 = g_1 d$ 


$$f_2 = g_1 d$$

$$f_3 = f_1 \vee f_2$$

$$f_3 = g_1 g_2$$







### 3.4.1 Das MIS-System

MIS (Multilevel Interactive Synthesis System)

- Algorithmisches System
- Interaktiv
- Gewisser Automatisierungsgrad durch Scripts

### Algebraische und boolesche Darstellung von Logikfunktionen

Ein algebraischer Ausdruck ist eine disjunktive Form in der kein Term in einem anderen enthalten ist (z. B. irredundante Überdeckung aus Primtermen). Bei algebraischen Operationen werden Idempotenzgesetzt, Absoptionsgesetz und DeMorgan-Regeln nicht berücksichtigt, d. h. eine UND-Verknüpfung von zwei Logikfunktionen wird wie eine Multiplikation von Zahlen behandelt.

#### Bsp.:

$$y = (a \lor b) \land (c \lor d) = ac \lor ad \lor bc \lor bd$$
  
 $aber$   
 $y = (a \lor b) \land (\overline{a} \lor b) = a\overline{a} \lor ab \lor b\overline{a} \lor bb = b$ 

Algebraische Operationen sind weniger rechenzeitintensiv, ergeben aber meist schlechtere Resultate.

#### **Division**

```
Def.: eine Logikfunktion g ist ein boolescher Divisor von f, falls
f = gh → r
wobei h und r Logikfunktionen sind und h nicht Null ist (d. h. r = f).
h ist der, Quotient r ist der Rest. (Hierbei sind r und h nicht eindeutig bestimmt)
Eine Logikfunktion g ist ein boolescher Faktor falls gilt
f = gh
```

#### **Boolesche und algebraische Division**

```
Ein boolescher Ausdruck f = a \checkmark bc läßt sich schreiben als f = (a \checkmark b)(a \checkmark c) da f = aa \checkmark ac \checkmark ab \checkmark bc = a \checkmark bc (aa = a (Idempotenz) ac , ab \checkmark a = a (Absorbtion)) andererseits läßt sich f = ac \checkmark ad \checkmark bc \checkmark bd nur durch algebraische Umformungen darstellen als f = (a \checkmark b)(c \checkmark d)
```

#### **Algebraische Division (Weak Division)**

Gegeben einwertige boolesche Funktion f und g in Cube-Darstellung

$$f = \{ c^i \mid i = 1..n \}, g = \{ d^i \mid i = 1..m \bullet n \}$$

Gesucht: Funktionen h und r, so daß  $f = gh \ \forall r$ , wobei die Anzahl der Cubes in r minimal ist (Hierdurch sind h und r eindeutig bestimmt)

#### Algorithmus:

 $U = \{ u^i \mid i = 1..n \} \text{ die Cubes in f reduziert auf die Literale in g}$   $V = \{ v^i \mid i = 1..n \} \text{ die Cubes in f reduziert auf die Literale nicht in g}$   $V^k = \{ v^j \aleph V \mid \mathscr{A} s : u^i = d^s 1 \bullet s \bullet n \}$   $h \blacksquare \bigcap V^k$  r = f - gh

Beispiel und Implementierungshinweise

f = ace 
$$\checkmark$$
 ade  $\checkmark$  bc  $\checkmark$  bd  $\checkmark$  be  $\checkmark$  a'b  $\checkmark$  ab

$$g = ae \forall b$$

Codiere die Cubes in g, U und V durch ganze Zahlen (ae = 5, b = 2)

Für jeden Cube (Zahl) in g markiere die Zeile in der Hashtabelle mit x

Durchsuche die Codespalte von U

und trage für den zugehörigen Cube (Zahl) in V eine 1 ein.

Verunde die Zeilen in der Hashtabelle (nicht markierte Einträge werden zu 0 angenommen)

Cube	а	a	b	С	d	е	U	V	Code in	Code in
									U	V
ace	1	0	0	1	0	1	ae	С	5	2
ade	1	0	0	0	1	1	ae	d	5	1
bc	0	0	1	1	0	0	b	С	2	2
bd	0	0	1	0	1	0	b	d	2	1
be	0	0	1	0	0	1	be	-	3	0
ab	0	1	1	0	0	0	b	a	2	4
ab	1	0	1	0	0	0	ab	-	6	0

$$h = c \checkmark d$$
  $hg = ace \checkmark ade \checkmark bc \checkmark bd$   
 $r = be \checkmark a'b \checkmark ab$ 

Hashtabelle zur Berechnung der V<sup>k</sup>

UV	M	0	1	2	3	4
2	X		1	1		1
3		1				
4						
5 6	X		1	1		
6		1				
$\cap$			1	1		


Die Multiplikation von algebraischen Ausdrücken f und g ist nur sinnvoll, falls g und verschiedene Variablen enthalten.

### Einige Eigenschaften von algebraischen Faktoren und Divisoren

- Eine Logikfunktion g ist ein boolescher Faktor von f gdw f' g = 0 d.h. g f
- Falls fg 0 dann ist g ein boolesche Divisor von f
- Falls g ein algebraischer Divisor (algebraischer Faktor) von f ist, dann ist g ein boolescher Divisor (boolescher Faktor) von f

#### **Boolesche Division**

$$F_1^{DC} = F^{DC} \Rightarrow \overline{x}g \Rightarrow x\overline{g}$$
 $F_1^{ON} = F^{ON}F_1^{DC}$ 
 $F_1^{ON} = F^{ON}F_1^{DC} = F^{ON}F_1^{DC} = F^{ON}F_1^{DC}$ 
 $F_3^{ON} = Minimum\_Literal(F_2^{ON}, F_1^{OFF}, x, \overline{x})$ 
 $F_4^{ON} = Minimiere(F_3^{ON}, F_1^{DC}, F_1^{OFF})$ 
 $H_0 = F_4^{ON} / \overline{x} \text{ (Quotient)}$ 
 $H_1 = F_4^{ON} / x \text{ (Quotient)}$ 
 $R = F_4^{ON} = H_0 = H_1$ 
 $R = H_0 = H_1 = H_2$ 



### Def.: Kernfunktionen (Kerne) K(f) einer einwertigen booleschen Funktion f

Kernfunktionen sind (algebraische) Quotienten von mit folgenden zwei Eigenschaften

- Ein Kern k eines Ausdrucks f ist der Quotient von f und einem Cube c k = f/c
- Ein Kern k hat keinen Cube als Faktor.

#### **Beispiel**

f = abc + abde

f/a = bc +bde ist zwar ein Quotient aber der Cube b ist ein Faktor von f/a. Daher ist f/a kein Kern. aber f/ab = c + de besitzt keine Cube als Faktor ist also ein Kern.

Zu jedem Kern k einer Funktion f gehört ein Co-Kern, der Cube c wobei k = f/c. Der Co-Kern ist nicht eindeutig bestimmt.

```
Kernels(f)
c ist größter Cube-Faktor von f
K = Kernel1(0,f/c)
if (f besitzt keinen Cube-Faktor != 1) then
    return {f} u K
fi
Kernels1(j,g)
R = \{g\}
for i := j+1 to nl do
    if (I<sub>i</sub> kommt in mehreren Termen vor) then
        c = größter Cube-Faktor von g/li
        if (I_k \bigotimes c \text{ für } 1 \leq k \leq i) {
            R = R u Kernel1(i, g/(I_i n c))
        fi fi return R
```

### **Bsp.: Bestimmen von Kernfunktionen**

f = abcd 🗸 abce 🗸 abf 🗸 abg 🗸 h

	а	b	С	d	е	f	g	h
	1	1	1	1	-	-	_	_
	1	1	1	_	1	-	_	_
f =	1	1	_	_	_	1	_	-
	1	1	-	-	-	-	1	-
	_	_	-	_	_	-	_	1

c a b c d e f g h
- - - 1 - - - - 1 - - -

Fakttorisierte Form

 $f = ab(c(d \forall e) \forall f \forall g) \forall h$ 

Es kann aber auch sehr viele Kernfunktionen geben

### 3.4 Mehrstufen-Logikminimierung

#### Kernfunktionen der Stufe n

```
k \aleph K(f)
Stufe 0 : K<sup>0</sup>(k) = {k}
Stufe n : level(q) <= I-1 \Leftrightarrow q \aleph K(k) : q \oplus k \gg q e K(k) level(q) = I-1
```

#### Beispiele

```
f = a(bd' + c(b'+d) + bc'd)
K^{0}(f) = \{ b'+d , ad' + c'd, bc' + ac \}
K^{1} = K^{0} u \{ bd' + c(d+b') \}
K^{2} = K^{1} + \{f\}
```

Falls f ung g einen nicht trivialen gemeinsamen schwachen Divisor haben, so gibt es  $k_f \Re K(f)$ ,  $k_g \Re K(g)$  mit  $k_f \& k_g$  ist nicht trivial (Besitzt mehr als zwei Cubes)

### 3.4.1 Dekomposition

Dekomposition als Überdeckungsproblem

Zu jeder booleschen Funktion kann eine boolesche Matrix {b<sub>ii</sub>} definiert werden mit:

- Jede Zeile korrepondiert zu einem Term
- Jede Spalte korrespondiert zu einer Variablen
- •bij ist gleich 1 fall die j-te variable im i-ten Term enthalten ist Beispiel

$$f = ab\overline{d} + acd + bcd$$

### 3,4.1Algorithmische Logikminimierung

Ein Rechteck von B ist eine Teilmenge der Z Zeilen mit |Z| > 1 und S Spalten, so daß alle bij = 1 für alle i Z und j S

Ein primes Rechteck ist ein Rechteck, das in keinem anderen enthalten ist.

Ein Co-Rechteck (Z, S') zu einem Rechteck (Z, S) ist eine Rechteck, mit allen Spalten S', die nicht in s enthalten sind.

### 3.4.1 Algorithmische Logikminimierung

#### Bsp.:


```
f_1 = ab(c(d \vee e) \vee f \vee g) \vee h
f_2 = ai(c(d \vee e) \vee f \vee j) \vee k
Finden von gemeinsamen Kernfkt. K^0(f_1) = K^0(f_2) = \{ (d \vee e) \}
g_0 = d \vee e
f_1 = ab(c g_0 \vee f \vee g) \vee h
f_2 = ai(c g_0 \forall f \forall j) \forall k
\mathsf{K}^0(\mathsf{f}_1) = \{ (\mathsf{c} \, \mathsf{g}_0 \, \, \forall \, \mathsf{f} \, \, \forall \, \mathsf{g}) \} \quad (\mathsf{c} \, \mathsf{g}_0 \, \, \forall \, \mathsf{f} \, \, \forall \, \mathsf{g}) \quad \mathcal{L} \left( \mathsf{c} \, \mathsf{g}_0 \, \, \forall \, \mathsf{f} \, \, \forall \, \mathsf{j} \right) \qquad \mathsf{g}_1 = \mathsf{c} \, \mathsf{g}_0 \, \, \forall \, \mathsf{f} \, \, \mathsf{g} 
K^{0}(f_{2}) = \{(c g_{0} \forall f \forall j)\}
f_1 = ab(g_1 \vee g) \vee h
f_2 = ai(g_1 \vee j) \vee k
Finden von gemeinsamen Cubes g_2 = ag_1
f_1 = b(g_2 \vee ag) \vee h
f_2 = i(g_2 \vee aj) \vee k
```

# 3,4 Algorithmische Logikminimirung

$$g_0 = d \checkmark e$$
  
 $g_1 = c g_0 \checkmark f$   
 $g_2 = ag_1$   
7 Literale  
 $g_2 = a (c (d \checkmark e) \checkmark f)$   
5 Literale  
 $f_1 = b(g_2 \checkmark ag) \checkmark h$   
 $f_2 = i(g_2 \checkmark aj) \checkmark k$ 


#### Realisierungsformen

- FPGA: Hier kann jede Teilfunktion direkt in ein CLB umgesetzt werden
- Bibliotheksbasierte Verfahren: weitere Verarbeitung notwendig




# 3.4.2 Technologie-Abbildung (DACON)

# Eindeutige Darstellung durch NAND/NOR-Struktur (vollständige Logik notwendig)




# 3.4.2 Technologie-Abbildung

# Allgemeine gerichtete Graphen Zerlegen in Bäume (Schneiden)



### 3.4.2 Technologie-Abbildung

# Allgemeine gerichtete Graphen Subgraphmatching



### 3.4.2 Technologieabbildung

#### Das LSS-System

Eingabe: Eine Beschreibung der Schaltung auf der RT-Ebene.

Ausgabe: Optimierte(s) Schaltnetzetz(e) in bezug auf eine Zielbibliothek.

Zunächst wird die Spezifikation in umgeformt und in einzelne Schaltnetze, dargestellt als UND-ODER-Verknüfung, zerlegt.

#### Vorverarbeitung:

- Eliminierung gemeinsamer Unterausdrücke
- Konstantenpropagierung


#### Bsp.:

$$\begin{array}{ll} \text{Multiplexer} & \text{Vergleich mit '0' } (x = \text{'0'}) \\ y = x \text{ sel } \vee \text{'1' } \overline{\text{sel}} & y = \left(x_{n-1} \text{'0'} \vee \overline{x_{n-1}} \text{'1'}\right) \wedge \ldots \wedge \left(x_0 \text{'0'} \vee \overline{x_0} \text{'1'}\right) \\ y = x \text{ sel } \vee \overline{\text{sel}} = x \vee \overline{\text{sel}} & y = \overline{x_{n-1}} \wedge \ldots \wedge \overline{x_0} = \overline{x_{n-1}} \vee \ldots \vee \overline{x_0} \end{array}$$

Umformung in eine NAND-Struktur und Regelanwendung

### 3.4.2 Technologieabbildung

#### Beispiele für NAND-Regeln [DJBT81]




Das System sollte auch zur Logikminimierung eingesetzt werden


### 3.4.2 Das LSS-System

#### Regeln können sich gegenseitig beeinflussen


Anwendung Regel 2: Kosten 11 Anwendung Regel 1: Kosten 9




Regel 1 Kosten: 3 Red.: 3



Regel 2 Kosten: 3 Red.: 3




Regel 2 Kosten: 3 Red.: 2



### 3.4.2 Technologieabbildung


#### **Das SOCRATES System**



### 3.4.2 Das SOCRATES-System

#### Regelanwendung


Es werden verschiedene Möglichkeiten probiert.



Das System muß in der Lage sein vorgenommene Änderungen rückgängig zu machen. Daher benötigt das Verfahren viel Speicherplatz.

# 3.4.2 Das SOCRATES-System

#### Problem: Verkürzung von Schaltzeiten




Es muß daher die Laufzeit der Schaltung brechnet werden.

Dies ist allerdings keine lokale Eigenschaft mehr

### 3.4.2 Technologie-Abbildung

# Optimierung von Schaltzeiten Einfaches Gattermodell (CMOS)



Problem: C<sub>L</sub> und R<sub>L</sub> sind erst nach dem Layout bekannt **★** Schätzverfahren

**Bem.:** Die Technologieabbildung kann auch auf eine handentworfene Schaltung angewandt werden. Dies wird als inkrementelle Synthese bezeichnet. Durch die bessere Anpassung an die Bibliothek kann damit eine Verkürzung der Schaltzeit um den Faktor 2 bis 5 erreicht werden.

### 1 Einleitung

#### Bisher Entwurf von Schaltnetzen für synchrone Schaltungen

**\*** Entwurf des Operationswerkes

#### Jetzt:

Entwurf von synchronen Schaltwerken

Entwurf des Steuerwerks

Verkürzung der Zykluszeit (Retiming)

## 4.1 Theoretische Überlegungen


#### **Endlicher Automat A ist definiert durch ein Quintupel:**

 $A = ( , \emptyset, Z, \underline{\circ}, \bullet ) \text{ mit}$ 

- ♦ ist eine endliche Menge {•, | i = 1 ... n } von Eingabesymbolen
- d ist eine endliche Menge (<sup>γ</sup>)<sub>0i</sub> | i = 1 ... m } von Ausgabesymbolen
- Z ist eine endliche Menge {z<sub>i</sub> | i = 1 ... k } von internen Zuständen
- • Hst die Ausgabefunktion. Hier werden zwei Typen von Automaten unterschieden:
  - Der Moore-Automat: : Z \* d
     Hier ist der Wert der Ausgabe nur vom internen Zustand abhängig.
  - Der Mealy-Automat: : Z ◊ ♦ # ∅
     Hier ist der Wert der Ausgabe sowohl vom internen Zustand als auch vom jeweiligen Eingabewert abhängig

### 4.1 Typen von Automaten

#### **Mealy-Automat**




Bei einer Realisierung müssen die Eingangs-, die Ausgangssymbole und der Zustand durch boolesche Variablen  $x = (x_1, x_2,...), y = (y_1, y_2, ...)$  und  $q = (q_1, q_2, ...)$  codiert werden. Die  $x_i$  heißen dann **Entscheidungs-**, die  $y_i$  **Steuer**und die  $q_i$  **Zustandsvariablen**. Die Funktionen  $\mathfrak L$  und  $\mathfrak L$  sind dann geeignete boolesche Funktionen.

Beim Mealy-Automaten hängen also die Steuervariablen vom Zustand und den Entscheidungsvariablen ab.

### 4.1 Typen von Automaten

#### **Moore-Automaten**




Beim Moore-Automaten hängen die Steuervariablen nur vom Zustand z bzw. Nachfolgezustand z<sup>+</sup> ab.


Hier werden die Steuervariablen zwar von der Eingabe beeinflußt, diese werden aber

### 4.2 Darstellung von Automaten

#### 1.2.1 Ablaufdiagramm, Zustandsübergangsgraph



### 4.2 Darstellung von Automaten



unvollständig spezifizierter Automat

### 4.2 Darstellung von Automaten

state7 state6

10

### **Automatentabelle (KISS-Format)**

Steuervariablen

### **Symbolisch**

Entscheidungs-	EV	Z	Z <sup>+</sup>	SV
variable(n)	<b>- 0</b>	start	state6	00
	0	state2	state5	00
Aktueller	0	state3	state5	00
Zustand	0	state4	state6	00
	0	state5	start	10
Nachfolge-	0	state6	start	01
zustand	0	state7	state5	00
	1	start	state4	00
	1	state2	state3	00
	1	state3	state7	00
	1	state4	state6	10
	1	state5	state2	10
	1	state6	state2	01

#### **Codiert**

EV	Z	Z <sup>+</sup>	SV
0	100	101	00
0	110	001	00
0	011	001	00
0	000	101	00
0	001	100	10
0	101	100	01
0	010	001	00
1	100	000	00
1	110	011	00
1	011	010	00
1	000	101	10
1	001	110	10
1	101	110	01
1	010	101	10

### 4.3 Realisierung von Automaten

#### **Entwurfsschritte**

Systementwurf,
Partitionierung in Teilsysteme

Zustandsreduktion

Auswahl der Steuerwerksarchitektur

Zustandscodierung

Logiksynthese Logikminimierung


### 5 Realisierung von Steuerwerken

- Synchrone Steuerwerke
- Realisierung der Logikfunktionen
  - Gatterlogik
  - -PLA/PAL
  - -ROM
- Zustandsspeicher
  - Flipflops (D-FF, JK-FF, T-FF)
  - Zähler (Ringzähler, Johnsonzähler, Binärzähler)


### 5.1 Realisierung der Logikfunktion

#### Realisierung von Automaten


Einfach PLA-Lösung



Doppel PLA-Lösung




#### Doppel-PLA-Lösung für Moore-Automaten




### 5.1 Realisierung der Logikfunktion

#### Realisierung für lokal transformierte Moore-Automaten



Problem bei der Verwendung eines Mealy-Automaten als Steuerwerk




### 5.2 Realisierung des Zustandsspeichers

#### **D-Flipflop**

-immer

$$D = z_i^+$$

D	$\mathbf{Q}^{t}$	Q <sup>t+1</sup>
0	Q	0
1	Q	1



### **JK-Flipflop**

$$-z_{i} = z_{i}^{+} = 1$$

J = don't care

$$K = 0$$

$$-z_i = z_i^+ = 0$$

$$J = 0$$

K = don't care

$$-z_i \oplus z_i^+$$

$$K = 1$$

### **T-Flipflop**

$$-z_i = z_i^+$$

$$E = 0$$


$$-z_i \oplus z_i^+$$

$$E = 1$$


J	K	Q <sup>t</sup>	Q <sup>t+1</sup>
0	0	Q	Q
0	1	Q	0
1	0	Q	1
1	1	Q	Q

 J	Q	
K	Q	

E	$\mathbf{Q}^{t}$	Q <sup>t+1</sup>
0	Q	Q
1	Q	$\overline{\mathbf{Q}}$




### Ladbarer Ringzähler




Ein n-Bit-Ringzähler besitzt Zählfolgen mit einer maximalen Länge von n.

#### Ladbarer Johnsonzähler




### Ladbarer, synchroner 4-Bit-Binärzähler




Die Zählkette umfaßt alle 2<sup>n</sup> Codierungen

#### MISR (Multiple Input Signature Register, modulares LRSR nach [Wund91])




Linear rückgekoppeltes Schieberegister zum Polynom  $x^4 + x^3 + 1$ Funktion


**T2** 




**T1** 



### **Aufbau eines Mikroprogrammsteuerwerks**



#### **Direkte Steuerung**




#### Kennzeichen

- Jede Operation wird durch eine Verarbeitungseinheit realisiert
- Die Auswahl der Operationen erfolgt über Tore (Gates) oder Treiber

Bemerkung: Diese Art der Implementierung kommt in der Praxis nicht vor

#### **Direkte Codierung**



#### Kennzeichen

- Sich gegenseitig ausschließende Operationen werden in einem Befehlsfeld codiert
- Es ergeben sich (nahezu) keine Einschränkungen in der möglichen Parallelarbeit

#### **Direkte Codierung mit "sharing"**

Die Steuerbits für verschiedene Operationseinheiten werden gemeinsam benutzt.
 Beispielsweise können Operationen auf bestimmte Registergruppen beschränkt werden

#### Horizontale Mikroprogrammierung

 Durch das Steuerwort kann jeder mögliche Befehl realisiert werden. Hierdurch wird der Programmspeicher breiter und damit größer.

#### Vertikale Mikroprogrammierung

 Alle zulässigen Befehle werden in einem Steuerwort codiert. Hierdurch kann die Bitbreite stark reduziert werden. Allerdings sind spätere Änderungen nur sehr schwer möglich.

### 5.5 Mikroprogrammsteuerwerke

#### Weitere Möglichkeiten

#### Residual control

Die Funktion der Hardware hängt nicht nur von dem Befehlswort sondern auch von einem inneren Zustand ab. (Residual control register)

Partitionierung der Automaten

#### Zweistufige Codierung


- Bit steering
   Die Bedeutung eines Befehlsfeldes hängt von einem anderen Befehlsfeld ab
- Format shifting
   Die Bedeutung eines Befehlsfeldes hängt von vom inneren Zustand ab

#### Steuerwerke für Mikroprozessoren


Ziel ist hierbei die Reduktion der Zustandsanzahl

Idee: Die Generierung der Steuersignale läßt sich aus dem Maschinenbefehl ableiten. Beispielsweise können gleiche Operationen mit unter-schiedlichen Operanden die gleiche Zustandssequenz benutzen.

#### Steuerwerk mit Properties-PLA (Vorverarbeitung)



#### **Steuerwerk mit Nachverarbeitung (Parameter-PLA)**



Die während der Abarbeitung eines Befehls konstant anliegenden "Parameter" (z.B. Operationscodes für Befehle mit gleichen Operanden) werden direkt aus dem Befehl in entsprechende Steuersignale gewandelt.

# Moderne Prozessoren mit Mikroprogramm-Steuerwerk haben meist sowohl Vor- als auch Nachverarbeitungschaltnetze

#### **Hardwarestack**

- Implementierung von Mikro-Unterprogrammen
  Hierdurch können Sequenzen, die häufig in Befehlen vorkommen (z. B.
  Operanden holen) als Unterprogramm realisiert werden.
- Vorteil:

Minimierung der benötigten Einträge

#### Nachteil:


Relativ großer Hardware-Aufwand und beschränkte Kellertiefe.

Daher wird heute üblicherweise nur wenige Kellereinträge realisiert (z. B. einer beim PIC)


## 5.7 Zusammenfassung Steuerwerke

### 6 Zustandscodierung

#### 4.1 Zustandscodierung nach [Armstrong 62]



	0	1
s0	s0	s1
s1	s0	s2
s2	s3	s0
s3	s4	s3
s4	_	s2



Graph zur
Repräsentation
der
Bedingungen.
Das Kantengewicht stellt
die Anzahl dar.

Codierung


$$s1 = 100$$
,  $s4 = 101$ ,  $s2 = 010$ 

Minimierung von 1 100 010 1 101 010 liefert 1 10- 010


Alle Zustände mit gleicher Eingabe, gleichem Ausgabezustand und gleicher Ausgabe sollten in einem booleschen Unterraum codiert werden (**Eingangscodierbedingung**)

### 6.1 Zustandscodierung nach Armstrong

#### Weitere Codierbedingungen



	0	1
s0	s0	s1
s1	s0	s2
s2	s3	s0
s3	s4	s3
s4	_	s2



Graph zur
Repräsentation
der
Bedingungen.
Das Kantengewicht stellt
die Anzahl dar.

Codierung

$$s3 = 001, s4 = 101$$


Minimierung von 0 001 101 liefert 0 001 100 1 001 001 - 001 001


Vorteilhaft bei einer PAL-Implementierung

Alle Zustände mit verträglicher Eingabe und gleichem Eingabezustand sollten in einem booleschen Unterraum codiert werden.

### 6.1 Zustandscodierung nach Armstrong

## Die Zusammenfassung der Graphen und Einbettung in einen Hypercube ergibt die Codierung





Eine Minimierung ergib
------------------------

EV	Z	Z+
0	010	001
1	000	100
1	10-	010
0	-01	100
-	001	001

EV	Z	Z+
0	000	000
1	000	100
0	100	000
1	100	010
0	010	001
1	010	000
0	001	101
1	001	001
0	101	
1	101	010

### Probleme der symbolischen Minimierung [DeMicheli 86]

Gegeben sei eine Schaltfunktion mit symbolischen Einträgen. Die symbolischen Einträge können sowohl im Eingabeteil als auch im Ausgabeteil stehen. Es können vier verschiedene Probleme unterschieden werden:

- Eingabecodierung (P1)
   Finde eine Codierung der Eingänge, welche die Kosten der Schaltnetzimplementierung minimiert. (minimale Codierung)
- Ausgabecodierung (P2)
   Finde eine Codierung der Ausgänge, welche die Kosten der Schaltnetzimplementierung minimiert.
- **Ein- Ausgabecodierung** (P3)
  Finde eine minimale Codierung der Ein- und Ausgänge.
- -**Zustandscodierung** (P3)
  Finde eine minimale Ein- Ausgabecodierung, wobei die Codes der (einiger)Ein- Ausgänge identisch sind. (später)

Sei A =  $\{a_{ij}\}^{p \, \diamondsuit \, q}$  und X =  $\{x_{ij}\}^{q \, \diamondsuit \, r}$ . Die boolesche Selektion A  $\circ$  X = C =  $\{c_{ij}\}^{p \, \diamondsuit \, r}$  mjt=  $\vee_{k=1}^q a_{ik} \wedge x_{kj}$ 

(Bem.: Es gelten die üblichen booleschen Rechenregeln)

#### Def.: Erfüllen von Ausgangscodierbedingungen

Sei AC = {  $ac_{ij}$  }<sup>ns  $\circ$  ns</sup> die Matrix der transitiven Hülle der Ordnungsrelation  $>_S$ , d. h.  $ac_{ij} = 1$  falls  $s_i >_S s_j$ , 0 sonst, und C die Codematrix. Die Matrix G = AC  $\circ$  C Eine Codierung C erfüllt die Ausgangscodierbedingungen falls gilt C  $\wedge$  G = 0,

Satz.: Sei EC = {  $ec_{ij}$  } eine Matrix der Eingangscodierbedingungen und ><sub>S</sub>: S  $\diamondsuit$  S eine partielle Ordnungsrelation auf den Symbolen (Ausgangscodierbed.). Es existiert eine Codierung C die beide Codierbedingungen erfüllt genau dann, wenn % s<sub>r</sub>, s<sub>s</sub>, s<sub>t</sub>  $\heartsuit$  S mit s<sub>r</sub> ><sub>S</sub> s<sub>s</sub> und s<sub>s</sub> ><sub>S</sub> s<sub>t</sub> :  $\diamondsuit$  k mit  $ec_{kr}$  = 1  $ec_{ks}$  = 0  $ec_{kt}$  = 1.

#### **Beweisskizze**

$$EC = \begin{pmatrix} & \vdots & & \vdots & & \vdots \\ & \vdots & & \vdots & & \vdots \\ & \cdots & 1 & \cdots & 0 & \cdots & 1 & \cdots \\ & \vdots & & \vdots & & \vdots \end{pmatrix} k$$

$$J^{0} = \left\{ j \mid \tilde{c}_{j} = 0 \land \exists k : \tilde{c}_{k} = 1 \land s_{k} >_{S} s_{j} \right\}$$

$$J^{1} = \left\{ j \mid \tilde{c}_{j} = 0 \land \exists k : \tilde{c}_{k} = 1 \land s_{j} >_{S} s_{k} \right\}$$
Falls  $J^{1} = \emptyset$  und  $J^{0} = \emptyset \rightarrow c_{\bullet n} = \tilde{c}$ 
Falls  $J^{1} = \emptyset$  und  $J^{0} \neq \emptyset \rightarrow c_{\bullet n} = \tilde{c}$ 
Falls  $J^{1} \neq \emptyset$  und  $J^{0} = \emptyset \rightarrow c_{\bullet n} = \tilde{c}$ 
Falls  $J^{1} \neq \emptyset$  und  $J^{0} \neq \emptyset \rightarrow c_{\bullet n} = \tilde{c}$ 
Falls  $J^{1} \neq \emptyset$  und  $J^{0} \neq \emptyset \rightarrow c_{\bullet n} = \tilde{c}$ 

$$s_r >_S s_s$$
 und  $s_s >_S s_t$ 

Fälle					
s <sub>r</sub>	0	1	~	1	
S <sub>s</sub>	0	1	0	1	
s <sub>t</sub> 0 1 0 0					
Spalte in Face-Matrix					
0 1					

$$t_{j} = \begin{cases} 01 & \forall j : \widetilde{c}_{j} = 1 \\ 11 & \forall j \in J^{1} \\ 00 & \forall j \in J^{0} \\ \widetilde{c}_{j}\widetilde{c}_{j} & sonst\left(\widetilde{c}_{j}\widetilde{c}_{j} = 00\right) \end{cases}$$

#### **Algorithmus**

```
Eingabe: Matrizen EC, AC
n_{h} = 0;
EC = clean(EC); // Identische Zeilen werden gewichtet und gelöscht. Zeilen aus
                    // lauter Einsen oder mit nur einer Eins werden gelöscht
EC = compress(EC); // Löschen von nicht primen Zeilen
                                         // Existiert Codierung? (Modifikation der *
verify constraints(EC,AC)
 Einträge)
do
 c = column_select
 if (n_b = 0) then C = c else C = [C|c] fi;
 nb = Anzahl Spalten in C
 EC = reduce_constriants(EC);
while (Codierung noch unvollständig)
```

### 6.2 Zustandscodierung


### **Beispiel**

### Ausgangstabelle (KISS-Format) 1-aus-N Codierung

EV	Z	Z+	SV
0	start	state6	00
0	state2	state5	00
0	state3	state5	00
0	state4	state6	00
0	state5	start	10
0	state6	start	01
0	state7	state5	00
1	start	state4	00
1	state2	state3	00
1	state3	state7	00
1	state4	state6	00
1	state5	state2	10
1	state6	state2	01
1	state7	state6	00

EV	Z	Z+	SV
0	1000000	0000010	00
0	0100000	0000100	00
0	0010000	0000100	00
0	0001000	0000010	00
0	0000100	1000000	10
0	0000010	1000000	01
0	000001	0000100	00
1	1000000	0001000	00
1	0100000	0010000	00
1	0010000	000001	00
1	0001000	0000010	00
1	0000100	0100000	10
1	0000010	0100000	01
1	000001	0000010	00

### 6.2 Zustandscodierung



Matrix EC der Eingangscodierbedingungen

## 6.2 Zustandscodierung

EV	Z	Z+	SV
0	1001000	0000010	00
0	0110001	0000100	00
0	0000110	1000000	00
1	1000000	0001000	00
1	0100000	0010000	00
1	0010000	000001	00
1	0001001	0000010	00
1	0000110	0100000	00
	0000100	0000000	10

EV	Z	<b>Z</b> +	SV
_	1001001	0000010	00
0	0110001	0000100	00
0	0000110	1000000	00
1	1000000	0001000	00
1	0100000	0010000	00
1	0010000	0000001	00
1	0000110	0100000	00
-	0000100	0000000	10

Ausgangscodierbedingungen state6 < state5 state6 < state4

#### **Reduktion der Matrix EC**

$$EC = \begin{pmatrix} 1 & 0 & 0 & 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 1 & 1 & 0 \end{pmatrix} \quad \begin{array}{c} \text{H\"{a}ufigkeit}} \\ 1 \\ 2 \\ 2 \\ \end{array}$$

Doppelte Zeilen werden eliminiert, wobei die Häufigkeit sich gemerkt wird.

Zeilen aus lauter Einsen oder mit nur einer Eins werden gestrichen.

Zeilen, die nicht prim sind, werden gelöscht.

#### Auswahl einer Codespalte c

$$EC = \begin{pmatrix} 1 & 0 & 0 & 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 1 & 1 & 0 \end{pmatrix} \begin{pmatrix} 1 & \text{Auswahl einer Codespalte } \tilde{c} = ec_{0} \\ \text{nach:} \end{pmatrix}$$
• Anzahl der erfüllten Eingangscodierbedingungen

#### Eingangscodierbedingungen

Auswahl einer Codespalte  $\tilde{c} = ec_{e}$  k aus EC

- Weitere Heuristiken

Berücksichtigung der Ausgangscodierbedingungen

$$J^{0} = \left\{ j \mid \tilde{c}_{j} = 0 \land \exists k : \tilde{c}_{k} = 1 \land s_{k} >_{S} s_{j} \right\}$$

$$J^{1} = \left\{ j \mid \tilde{c}_{j} = 0 \land \exists k : \tilde{c}_{k} = 1 \land s_{j} >_{S} s_{k} \right\}$$

$$Falls J^{1} = \varnothing \text{ und } J^{0} = \varnothing \rightarrow c_{\bullet n} = \widetilde{c}$$

$$Falls J^{1} = \varnothing \text{ und } J^{0} \neq \varnothing \rightarrow c_{\bullet n} = \widetilde{c}$$

$$Falls J^{1} \neq \varnothing \text{ und } J^{0} = \varnothing \rightarrow c_{\bullet n} = \widetilde{c}$$

$$Falls J^{1} \neq \varnothing \text{ und } J^{0} \neq \varnothing \rightarrow c_{\bullet n} = \widetilde{c}$$

$$Falls J^{1} \neq \varnothing \text{ und } J^{0} \neq \varnothing \rightarrow c_{jn} = t_{j}$$

$$t_{j} = \begin{cases} 01 & \forall j : \widetilde{c}_{j} = 1 \\ 11 & \forall j \in J^{1} \\ 00 & \forall j \in J^{0} \\ \widetilde{c}_{j}\widetilde{c}_{j} & sonst\left(\widetilde{c}_{j}\widetilde{c}_{j} = 00\right) \end{cases}$$

#### Reduktion der Codierbedingungen in EC

$$F = EC \textcircled{P} E \\ \text{for } i := 0 \text{ to } n_p\text{-1 do} \\ \text{ for } j := 1 \text{ to } n_s\text{-1 do} \\ \text{ if } (ec_{ij} = 0 \text{ und } f_{i\textcircled{P}} & \textcircled{C} & \textbf{C}_{i\textcircled{P}} & \textbf{T} & \textbf{$$

$$EC = \begin{pmatrix} 1 & 0 & 0 & 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 1 & 1 & 0 \end{pmatrix}^{T}$$

$$\tilde{c} = \begin{pmatrix} 0 & 0 & 0 & 0 & 1 & 1 & 0 \end{pmatrix}^{T}$$

$$c_{1\bullet} = \begin{pmatrix} 1 & 1 & 1 & 1 & 0 & 0 & 1 \end{pmatrix}^{T}$$

$$F = EC \bullet C = \begin{pmatrix} 1 & 1 & 1 & 1 & 0 & 0 & 1 \end{pmatrix}^{T}$$

$$EC = \begin{pmatrix} 1 & 0 & 0 & 1 & * & * & 1 \\ 0 & 1 & 1 & 0 & * & * & 1 \\ * & * & * & * & 1 & 1 & * \end{pmatrix}$$

$$EC = \begin{pmatrix} 1 & 0 & 0 & 1 & * & * & 1 \\ 0 & 1 & 1 & 0 & * & * & 1 \\ * & * & * & * & 1 & 1 & * \end{pmatrix}$$

$$\tilde{c} = \begin{pmatrix} 1 & 0 & 0 & 1 & * & * & 1 \end{pmatrix}^T$$

$$c_{2\bullet} = (1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1)^T$$

$$F = EC \bullet C = \begin{pmatrix} 1 & 1 \\ 1 & * \\ 0 & * \end{pmatrix}$$

$$\widetilde{c} = \begin{pmatrix} 0 & 1 & 1 & 0 & * & * & 1 \end{pmatrix}^T$$

$$c_{3\bullet} = (0 \ 1 \ 1 \ 0 \ 0 \ 0 \ 1)^T$$

$$\mathsf{F} = \mathsf{EC} \bullet \mathsf{C} = \begin{pmatrix} 1 & 1 & 0 \\ 1 & * & 1 \\ 0 & * & 0 \end{pmatrix}$$

$$C = \begin{pmatrix} 1 & 1 & 0 \\ 1 & 0 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 0 \\ 1 & 1 & 1 \end{pmatrix}$$

Identische Codes müssen durch das Hinzufügen einer weiteren Codespalte eindeutig gemacht werden


### Zustandscodierung nach de Micheli

#### Zusammenfassung

- Verfahren für PLAs
- Spaltenweise Codierung
- Beachtung von Eingangs- und Ausgangscodierbedingungen
- Verwendung von Dont't Cares in den Eingangscodierbedingungen
- Kontrolle der Codelänge durch gezieltes Weglassen von Codierbedingungen

#### Realisierung von Steuerwerken mit einem Zähler


**Idee:** Bestimmte Zustandsübergänge werden durch den Zähler realisiert. Daher muß die Zustandsübergangsfunktion ⊕ nur für die restlichen Übergänge als Schaltnetz dargestellt werden.



Schaltnetz für Ausgabefunktion kann beim Mealy-Automaten sehr groß werden

Zunächst nur Moore-Automaten

### **Einleitendes Beispiel**



ΖÜ	EV	S	S+
Α	00	s0	s1
В	01	s0	s0
С	1-	s0	s2
D	00	s1	s1
Е	10	s1	s2
F	-1	s1	s3
G	-0	s2	s2
Н	-1	s2	s3
I	-0	s3	s0
J	-1	s3	s1

#### Minimierte Tabelle

ZÜ	EV	S	S+
A,D	00	s0, s1	s1
В	01	s0	s0
С	1-	s0	s2
Е	10	s1	s2
F,H	-1	s1, s2	s3
G	-0	s2	s2
I	-0	s3	s0
J	-1	s3	s1

ΖÜ	EV	S	S+	Ü
Α	00	s0	-	0
В	01	s0	s0	1
С	1-	s0	s2	1
D	00	s1	s1	1
Е	10	s1	-	0
F	-1	s1	s3	1
G	-0	s2	s2	1
Н	-1	s2	-	0
	-0	s3	s0	1
J	-1	s3	s1	1

ZÜ	EV	S	S+	Ü
Α	00	s0	s1	1
В	01	s0	s0	1
С	1-	s0	-	0
D	00	s1	s1	1
Е	10	s1	s2	1
F	-1	<b>s</b> 1	-	0
G	-0	s2	s2	1
Н	-1	s2	s2	1
I	-0	s3	-	0
J	-1	s3	s1	1

#### Bestimmung der Zählketten

Zwei Zustandsübergänge  $T_1$ :  $s_i \# s_k$  und  $T_2$ :  $s_n \# s_m$  heißen verträglich, falls gilt

 $B_1$ :  $s_i \oplus s_n$ ,  $s_k \oplus s_m$ ,  $s_k \oplus s_n$  und  $s_i \oplus s_m$ , oder,

$$B_2$$
:  $s_i \oplus s_m$  und  $s_k = s_n$ 

Bestimmung von maximalen Mengen von paarweise verträglichen Zuständen

Überdeckungsproblem (NP-hart)

#### Weitere Randbedingungen

- Auswahl der Zählübergänge so, daß möglichst viele Eingangscodierbedingungen erhalten bleiben.
- Unklar ist ob es günstig ist, ob man möglichst lange oder jeweils nur einzelne (kurze) Zählketten bestimmt werden.

Die Generierung der Zählketten kann durch eine Abschätzung der möglichen Reduktion der Terme gesteuert werden.

#### Schätzen der eingesparten Terme

Sei A =  $\{a_{ij}\}^{ns}$   $^{\circ}$   $^{ns}$  die Adjazenzmatrix mit  $a_{ij}$  = n, falls ein Zustandsübergang  $s_i$  \*  $s_j$  im Atomaten n-Mal enthalten ist, und EC' =  $\{ec'_{ij}\}$  die Matrix der Eingangscodierbedingungen in folgender Darstellung  $ec'_{ij}$  ist = 1 falls eine Codierbedingung der Form  $\{s_i, s_k ...\}$  \*  $s_j$  in der Tabelle enthalten ist.

Sei  $P_{max} = P_Z + P_{EC}$  die obere Schranke für die maximal möglichen eingesparten Terme.

P<sub>EC</sub>, die Anzahl der eingesparten Terme durch Engangscodierbedingung, kann nach einer symbolischen Minimierung abgeschätzt werden. Es wird davon ausgegangen, daß alle Eingangscodierbedingungen eingehalten werden können.


Abschätzung von P<sub>Z</sub>, der durch die Zählerrealisierung eingesparten Terme:

Zunächst wird die Matrix R = A - EC berechnet (Einträge < 0 werden zu 0 gesetzt) Die Anzahl der eingesparten Terme kann durch

$$P_Z = \sum_{k=1}^{n_s} \max_{j=1}^{n_s} (r_{jk})$$

abgeschätzt werden.

#### **Beispiel**



**Einvorgängerkonflikte:** Die Transitionen  $s_3 * s_0$  und  $s_3 * s_1$  lassen sich nicht gleichzeitig in einem Zähler unterbringen. Dies sog.

Einvorgängerkonflikte lassen sich dadurch erkennen, daß mehrere Spalten in R in einer Zeile nur genau einen Eintrag haben. Die Einträge in diesen Spalten müssen dann bis auf den größten zu Null gesetzt werden. Es ergibt sich dann  $P_7 = 2$ .


$$A = \begin{pmatrix} 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 \\ 1 & 1 & 0 & 0 \end{pmatrix} \quad EC' = \begin{pmatrix} 0 & 1 & 0 & 0 \\ 0 & 1 & 0 & 1 \\ 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 \end{pmatrix} \quad R = \begin{pmatrix} 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \end{pmatrix} \quad P_Z = 3$$

Die gleichen Betrachtungen lassen sich auch für Nachfolger anstellen.

Kombinierte Codierung für Eingangscodierbedingungen und Zählübergänge

- Probleme
- Codierung der Zustände

## Architektur zur Erfüllung von Eingangscodierbedingungen mit doppelter Codierung




Hierbei ist  $z_{ec}$  der Zustandscode zur Erfüllung der Eingangscodierbedingungen und  $z_{cnt}$  der Zustandscode für eine Zählerimplementierung

Durch die Zählerrealisierung von Zuständen können einige Zustände kompatibel werden. Daher lassen sich diese zu einem Zustand zusammenfassen (Zustandsreduktion). Das kann dazu führen, daß für  $z_{ec}$  weniger Zustandsbits benötigt werden.

### **Lokale Moore/Mealy-Umwandlung**

Für jeden Zustandsübergang mit gleichem Nachfolgezustand aber unverträglicher Steuerbelegung wird ein "Auswahlcode" bestimmt. Die Anzahl von Codebits n<sub>a</sub> für den Auswahlcode ist für ein gegebenes Steuerwerk konstant n<sub>a</sub> = ♠ log2 t<sub>max</sub> □. Wobei t<sub>max</sub> die maximale Anzahl von unverträgliche Steuerbelegungen für Nachfolgezuständen ist. (In der Praxis ist b<sub>a</sub> relativ klein ● 3)

## Steuerwerksarchitektur für eine lokale Mealy-Moore-Umwandlung



#### Auswahl der Art der Zählers [Amann]

#### Johnson-Zähler

Vorteil: Geringer zusätzlicher Aufwand gegenüber von D-Flipflops

Nachteil: Nur wenige kurze Zählzyklen

 Der Einsatz von Johnson-Zählern erscheint vor allem bei kleineren Steuerwerken, eventuell als Einfach-PLA-Lösung sinnvoll

#### Binärzähler

Vorteil: Der Zählzyklus umfaßt den gesamten booleschen Raum

Nachteil: Großer zusätzlicher Aufwand

 Binärzähler sollten vor allen in großen Steuerwerken mit Doppel-PLA-Lösung und evtl. doppelter Codierung eingesetzt werden.

#### MISR-Register

Vorteil: Bei geeigneter Wahl des Polynoms besitzt er die gleiche Anzahl von Zuständen. Die Struktur kann im Selbsttest der Schaltung einsetzt werden.

Nachteil: Sehr großer zusätzlicher Aufwand.


### 7 Retiming

## 5.1 Stukturelles Retiming [Leierson, Saxe 91] Einschränkungen

- D-Flipflops, die bei jeder Taktflanke geladen werden
- Alle kombinatorischen Elemente haben eine feste Verzögerungszeit

### Modellierung der Schaltung durch einen gerichteten Graphen CG = (V, E, d, w)

- $V = \{v_i\}$  jeder Knoten vi repräsentiert einen kombinatorischen Schaltungsteil.
- E=  $\{e_k \mid e_k = (v_i, v_j)\}$  Der Ausgang des Schaltungsteils  $v_i$  ist mit einem Eingang des Schaltungsteils  $v_i$  verbunden.
- w:E  $\blacksquare$  N  $d(e_k)$  ist die Anzahl der DFF auf der Kante  $e_k$ .



Ein **Pfad** p =  $(v_0, v_1, ..., v_k)$  ist eine Folge von Knoten die paarweise mit einer Kante verbunden sind. Ein einfacher Pfad enthält einen Knoten nur einmal. Wir benötigen zwei Gößen:

#### **Pfadgewicht**

$$w(p) = \sum_{i=0}^{k-1} w(e_i)$$

#### Pfadverzögerung

$$d(p) = \sum_{i=0}^{k} d(v_i)$$

Bedingungen für eine sinnvolle physikalische Realisierung:

- B1:  $\times v_i \nabla V$  gilt  $d(v_i) = 0$  keine negative Verzögerung

Da wir nur synchrone Schaltungen betrachten wollen, soll ferner gelten:

• B3: Auf jedem Zyklus z gilt w(z) 

□ 1 (mindestens ein Register)

### Berechnung der minimalen Taktperiode \*(CG)

- 1. Sei  $CG_0$  der Subgraph von CG, der alle Kanten  $e_k$  mit  $w(e_k) = 0$  enthält.
- 2. Da nach B2 CG<sub>0</sub> azyklisch ist liefert eine topologische Sortierung eine totale Ordnung auf CG<sub>0</sub>.
- 3. Berechne in der Reihenfolge der Sortierung die Größe D(v) durch Falls v keine eingehenden Kanten in CG0 hat ist (v) = d(v) sonst ist  $(v) = d(v) + \max((u) | (u, v)) \times E_0$
- 4. Die minimale Taktperiode  $\mathscr{F}(CG)$  ist  $\max_{v \in V} (D(v))$ .

Es soll nun ein Algorithmus gefunden werden, der die Register so in der Schaltung "verschiebt", daß die minimale Taktperiode möglichst kelin wird. Genauer: Es wird eine Funktion r:  $V \not = Z$ , das **Retiming**, bestimmt. Die neuen Kantengewichte  $w_r((u,v))$  berechnen sich dann zu:

$$w_r((u, v)) = w((u,v)) + r(v) - r(u)$$

Das Pfadgewicht w(p) mit p = (u, ...., v) berechnet sich dann zu

$$w_r(p) = w(p) + r(u) - r(v)$$

Insbesondere gilt für jeden Zyklus z:  $w_r(z) = w(z)$ 

Für ein **legales** Retiming muß gelten:

$$w_r(e_k) \equiv 0 \text{ (B2)}$$

Bem: B3 gilt

#### Charakterisierung der minimalen Takperiode

 $W(u,v) = min\{ w(p) \mid p = (u, ..., v) \}$  (minimale Anzahl von Registern zw. u und v)  $D(u, v) = max( d(p) \mid p = (u, ..., v) \}$ 

Es gilt nun:  $\mathscr{F}(CG) \circ c \hookrightarrow \mathsf{W}(\mathsf{u}, \mathsf{v}) \Rightarrow \mathsf{C} \circ \mathsf{W}(\mathsf{u}, \mathsf{v}) \times \mathsf{D}(\mathsf{u}, \mathsf{v}) \otimes \mathsf{C} \otimes \mathsf{W}(\mathsf{u}, \mathsf{v}) \otimes \mathsf{D}(\mathsf{u}, \mathsf{v}) \otimes \mathsf{C} \otimes \mathsf{W}(\mathsf{u}, \mathsf{v}) \otimes \mathsf{D}(\mathsf{u}, \mathsf{v}) \otimes \mathsf{$ 

Berechnung von W(u,v) und D(u,v)

- 1. Markiere alle Kanten (u, \*) mit (w(e), -d(u))
- 2. Berechne kürzeste Pfade (Vergleich durch Gewichte über lexikographische Ord.)
- 3. Sei (x, y) das Gewicht auf dem kürzesten Pfad von u nach v, setze W(u, v) = x und D(u, v) = d(v) y.

Für ein Retiming berechnen sich die Größen zu

$$W_r(u,v) = W(u, v) + r(v) - r(u)$$
  
$$D_r(u, v) = D(u, v)$$

Ein Retiming r: V **★** Z ist ist genau dann legal mit der minimalen Taktperiode c ¬(CG) C, falls r(u) - r(v) W((u,v)) und r(u) - r(v) W((u,v)) - 1 für alle D((u,v)) > c

Bem.: Die kleinste Taktperiode muß gleich D(u,v) für ein Paar (u,v) sein.


Algorithmus zur Berechnung eines Retimings mit minimaler Taktperiode

- 1. Berechne W und D
- 2. Sortiere die Elemente in nach D
- 3. Bestimme durch Intervallschachtellung (binäre Suche in D) die minimale Taktperiode. Hierzu müssen mit Hilfe des Bellman-Ford-Algorithmus obige Bedingungen überprüft und ein Retiming gefunden werden.
- 4. Verwende das in 3 gefundene Retiming


#### **Verbesserter Algorithus**

- 1. For all  $v \otimes V$  do r(v) := 0;
- 2.  $CG^0 = CG$
- 3. for i = 1 to |V| 1 do
- 3.1  $CG^i := Retiming(CG^0)$
- 3.1 Berechne (v) für CG<sup>i</sup> (nach dem vorherigen Algorithmus)
- 3.3 For all v ♥ V do
- 3.3.1 if (v) > c then r(v) := r(v) + 1;
- 4 If ☞ (CG<sub>r</sub>) > c then Taktperiode zu kurz


#### Beispiel (c = 13)



Beispiel (c = 13)




Beispiel (c = 13)




• Erweiterung für nichtüberlappenden Zweiphasentakt und Latches als Speicherelemente

#### Grundsätzliche Idee




Auftrennen der Rückkoplungen


Alle Register werden an die Ein-, Ausgänge verlegt (Peripherial retiming)




Durch das Retiming soll es zulässig sein, dass im Laufe des Verfahrens an den Eingängen negative Register entstehen



#### Minimierung der Logik






## 8 Taktung von Schaltungen

#### Die Taktung von Schaltungen richtet sich nach dem Typ der Speicherelemente

- flankengetriggerte Flipflops
  - Ein Zustandswechsel der Schaltung erfolgt bei definierten Taktflanken.
  - Es wird meist ein Einphasentakt verwendet
- phasengesteuerte Latches
  - Es soll hier nur der sogenannte "level sensitive"-Entwurfsstil untersucht werden.
  - Hierbei erfolgt die Taktung der Latches durch einen nicht überlappenden
  - Zweiphasentakt.
- Eine Mischung der Taktschemata sollte vermieden werden. Dies führt meist zu einem völlig unübersichtlichen Entwurf dessen Zeitverhalten nur sehr schwer nachvollziehbar ist.
  - Beim Entwurf von integrierten Schaltungen führt eine MIschung der Schemata zu Problem en beim \* Test integrierter Schaltungen

### 8.1 Flankengetriggerte Flipflops




Es sind nur Befehle der Form: Akku ★ Akku op Register, Register ★ Akku möglich


# 8.1 Flankengetriggerte Flipflops

3-Bus-Struktur

### 8.2 Phasengesteuerte Latches

#### Zwei-Bus-Struktur





Die blau einzeichnete, verkürzte

Verarbeitungszeit ♦ Flags ist nur notwendig,
falls das Laden der Register in einem

Befehl von Flags abhängig ist. Ansonsten
kann ♦ ALU und ♠ Flags verlängert werden

#### 9 Asynchrone Schaltungen

SIC single input change MIC multiple output change Funktionshazards

#### **Statische Hazards**

- statischer 1-Hazard
- statischer 0-Hazard

Bsp.:

Satz: Eine

**Dynamische Hazards** 

### 9 Asynchrone Schaltungen

Der Zustandsübergangsgraph (STG)

**USC** (Unique state code) Bedingung

**CSC (Conforming state Code) Bedingung** 

## 9.1 Zustandscodierung

Wettläufe (Races)
STT single transition time
Normale Flußtabelle
SOC single output change
MOC

# 9.1 Zustandscodedierung

**Liu-Algorithmus** 

## 9.1 Zustandscodierung

#### **Der Algorithmus nach [Tracy 66]**

Beschränkung auf normale Flußtabellen (SOC-Bedingung)

*Def.:* Die **n-Partition** p einer Menge S (von Zuständen) ist eine Liste von Teilmengen, den **Blöcken**, so daß jeder paarweise Durchschnitt von zwei Teilmengen leer ist. Eine **Zweierpatition**  $\square = \{\square^0, \square^1\}$  ist eine Patition mit zwei Blöcken.

*Def.:* eine Partion **teilt** zwei Elemente  $s_1$ ,  $s_2$  ℜ S, falls  $s_1$  ℜ  $\square^0$ <sub>i</sub> und  $s_2$  ℜ  $\square^1$ <sub>i</sub> oder  $s_1$  ℜ  $\square^1$  und  $s_2$  ℜ  $\square^0$ 

Ziel.: Finde (eine minimale Anzahl von) Zweierpartitionen  $= \{\Box_1, \Box_2, ..., \Box_{nq}\}$  mit der Eigenschaft: für jeden Übergang mit dem Eingangprodukt  $c_{ab} \supseteq (c_{ab}, s_a) \circledast s_b$ , a  $\oplus$  b gilt:

 $\gg$  s<sub>k</sub> mit c<sub>km</sub>  $\Leftrightarrow$  c<sub>ab</sub>  $\oplus$   $\triangle$   $\triangle$  (c<sub>km</sub>,s<sub>k</sub>)  $\circledast$  s<sub>m</sub> mit b  $\oplus$  m  $\bowtie$   $\square$ <sub>i</sub> :  $\square$ <sub>i</sub> teilt s<sub>m</sub> und s<sub>b</sub>.

# 9.1 Zustandscodierung


#### **Algorithmus**

#### Beispiel für Simplify

- F =
- 112120 220020
- 021212
- 121221
- 121002
- 220021
- 121012
- F b = 121221022122222201220021220020122121122120 Fb=
- F b = 121221022122222201220021220020122121122120 F bf = 12122202212222202220022122122 Fbf= 022122220022122122

Harow 373.273.273.475 technik bfac = 2222022222022222121

## Beispiel für Simplify



#### 3.2.1 Definitionen

#### Def.: Monotone Fuktionen

Eine boolsche Funktion F heißt **monoton steigend** (**monoton fallend**) in einer Variablen  $x_i$ , wenn bei einer Änderung von  $x_i$  von 0 nach 1 alle sich ändernde Ausgänge von 0 nach 1 steigen (von 1 nach 0 fallen). Eine boolsche Funktion heißt **monoton in x\_i**, falls sie entweder monoton steigend oder monoton fallend in  $x_i$  ist. Eine boolsche Funktion heißt **monoton**, wenn sie in allen Variablen monoton ist.

Eine Überdeckung C ist monoton steigend (fallend) in der Variablen in  $x_i$ , wenn jeder Cube entwerder eine 1 (eine 0) oder eine 2 an der i-ten Position besitzt.

Wenn die Überdeckung C(F) einer boolschen Funktion monoton ist, so ist auch F monoton. (nicht notwendigerweise umgekehrt)

Satz 3.1: Eine boolsche Funktion F ist monoton steigend (fallend) in  $x_i$ , genau dann wenn kein Primimplikant von F eine 0 (1) in der i-ten Position hat.

Satz 3.2: Eine monotone Überdeckung C ist eine Tautologie, genau dann wenn sie einen Cube aus lauter Zweien besitzt.

#### 3.2.1 Monotone Funktionen

#### Komplementbildung von monotonen Funktionen

Satz 3.3: Sei F eine eine monotone Funktion, so kann das Komplement dargestellt werden als

$$\overline{F} = \overline{x_i} \overline{F}_{\overline{x_i}} \vee \overline{F}_{x_i}$$
 falls F in  $x_i$  monoton steigend ist, oder als

$$\overline{F} = x_i \overline{F}_{x_i} \vee \overline{F}_{\overline{x_i}}$$
 falls F in  $x_i$  monoton fallend ist.