

1. Projekt Mikroprozessoren und Mikroprogrammierung SS11

Die Musikalische Eieruhr

Mitwirkende:	Franz Köstner Hans-Christian Heinz
Datum:	Leipzig, den 24.06.2011

Inhaltsverzeichnis

1. Einleitung

- 1.1. Aufgabenstellung
- 1.2. Projektbeschreibung

2. Systembeschreibung

- 2.1. Systemparameter und verwendete Bauteile
- 2.2. Automatenbeschreibung
- 2.3. Programmierkonzept
- 2.4. Prinzipschaltbild und Schaltplan
- 2.5. Speicherinhalt

3. Benutzeranleitung

- 3.1. UI
- 3.2. Beispiel

4. Nachwort

- 4.1. Aufgetretene Probleme
- 4.2. Persönlicher Kommentar

5. Anhang

1. Einleitung

1.1 Aufgabenstellung:

Entwerfen und implementieren sie ein Mikroprogrammsteuerwerk. Realisieren sie dabei das Steuerwerk durch ein EPROM. Das Thema des Projektes steht zur freien Auswahl.

1.2 Projektbeschreibung:

Die Grundidee für das Projekt ist eine musikalische Eieruhr, die nicht nur eine bestimmte Zeit lang laufen, sondern währenddessen auch den Nutzer mit einem Musikstück – in diesem Fall die weithin aus dem Spiel „Tetris“ bekannte Melodie „Korobeiniki“ - erfreuen und unterhalten soll.

Wenn das Lied endet, so signalisiert das den Ablauf der eingestellten Zeit.

Durch den hohen Aufwand bei der Programmierung des Speichers und um dem Nutzer eine lange Wartezeit bei der Demonstration zu ersparen, wurde die maximale Länge der Laufzeit auf nur wenig mehr als die Lauflänge des Liedes begrenzt

2. Systembeschreibung

2.1 Systemparameter und verwendete Bauteile

- Versorgung: 5V, 500mA
- 1x EPROM Intel D2732 Mikroprogrammspeicher mit 4 kB
 - Zustände und Musik in unterschiedlichen Speicherblöcken
- 1 x Schmitt-Trigger 74HCT 14N zur Takterzeugung
 - RC-Glied mit 3,3 μ F und 68K Ohm
 - ca. 4,5027 Hz symmetrischer Systemtakt
- 1 x DIP-Schalter
- 2x D-Latch 74HCT57481
 - Befehlspuffer, reagiert auf fallende Systemtakflanke
 - Ausgabepuffer, reagiert auf steigende Systemtakflanke
- div. Schalter, Widerstände und Kondensatoren (siehe Schaltplan)
- Bontempi ETK MK 2411_N

2.2 Automatenbeschreibung

Das Mikrosteuerwerk ist als naives, rein serielles und zweiflankengesteuertes Steuerwerk implementiert. Die Anweisungen sind wie folgt codiert:

Bits	Beschreibung
Bit 0 bis 7	Nächster Zustand oder Ton
Bit 8	0 neue Zähladresse 1 nächster Ton = Takt
Bit 9 und 10	Bieten die Möglichkeit andere Lieder anzusteuern (im Speicher nicht benutzt)
Bit 11	Reset (Überdeckt alle Anderen Anweisungen)

Das Steuerwerk ist als Moore-Automat realisiert und hat folgende Zustände:

Zustand	Speicherbereich	Beschreibung
Warten	0	Haltemodus und letzter Zustand nach dem Zählen.
Reset	2048 - 4095	Setzt den Automaten in den Zustand Warten.
Zählen/Töne	1 - 2047	Zählt eine vorgegebene Zeit lang und gibt zu entsprechenden Zeiten einen Ton aus.

Mit der Betätigung von SET wird über einen achtfachen 2:1 Multiplexer der am DIP-Schalter eingestellte Wert vom Befehlslatch übernommen. Durch Loslassen des Set-Schalters wird der Multiplexer seinen zweiten Zustand gebracht, welcher die Ausgabe des EPROMs auf das Befehlslatch legt.

Mit der fallenden Taktflanke des Systemtaktes wird die im Speicher abgelegte Adresse des nächsten Systemzustands abgerufen und in das Befehlslatch gepuffert. Die steigende Taktflanke bewirkt einen Zustandswechsel zu dem korrespondierenden im Speicher abgelegten Ton, der im

Ausgabelatch gepuffert und von diesem direkt an das ETK-Interface weitergeleitet wird. Mit nächsten fallenden Taktflanke wird wieder in den Speicherblock mit den Systemzuständen gewechselt und der Folgezustand aufgerufen, bis der Automat im Wartezustand angekommen ist und in diesem verharrt.

2.3 Programmierkonzept

Der Speicher wird sowohl als Zähler als auch als Speicher für die Töne verwendet. Daher ist das Adressbit 8 mit dem Takt belegt. Dies bewirkt, dass ein Latch bei hoher Taktflanke die Adresse für die nächste Zählzeit erhält und bei niedriger Taktflanke ein zweites Latch den auszugebenden Ton erhält.

Auf dem Adressbit 11 des Speichers liegt immer ein Low-Signal an, bis man einen Taster betätigt, wodurch der Speicher in den Wartezustand springt. Dieser Taster dient damit als Reset. Die Adressbits 9 und 10 sind frei und dauerhaft auf Low-Signal gelegt. Sie könnten verwendet werden, um weitere Lieder auszuwählen oder um die Dauer der Laufzeit der Eieruhr zu erhöhen. Letzteres wäre aber ein auch ein starker Eingriff in die Universalität der Schaltung als Steuerwerk. Die Tonausgabe wird über ein ETK realisiert.

2.4 Prinzipschaltbild und Schaltplan

siehe Anhang

2.5 Speicherinhalt

siehe Anhang

3. Benutzeranleitung

3.1 UI

Das User-Interface ist sehr einfach gehalten und besteht nur aus 2 Knöpfen für Reset und Set, einem DIP-Schalter, 2 LED-Arrays und einem für die direkte Ansprache von 8 verschiedenen Tönen über ein Eigenbau-Interface modifiziertes ETK.

Der Nutzer stellt mittels des DIP-Schalters die gewünschte Startzelle binär ein, wobei die Berechnung derselben aus der gewünschten Laufzeit durch den Nutzer unter Beachtung des Systemtaktes von etwa 4,5027 Hz als kleine Fingerübung selber zu leisten ist.

3.2 Beispiel

Nach dem Einschalten der Stromversorgung wird der Resetschalter betätigt um ein konsistentes Systemverhalten zu gewährleisten. Danach wird das 8. Element des DIP-Schalters in die „-“ Stellung gebracht und die restlichen Elemente auf der „0“-Stellung belassen. Schließlich wird der Set-Schalter direkt neben dem „Mäuseklavier“ betätigt um die Uhr zu starten. Die Laufzeit in diesem Beispiel errechnet sich aus der eingestellten Zelle (127) * Systemtakt und beträgt etwa 25 Sekunden.

Der Fortschritt der Uhr kann auf dem peripheren LED-Array verfolgt werden, während die Tonausgabe auditiv über das ETK und visuell über das zweite LED-Array rezipierbar ist.

4. Nachwort

4.1 Aufgetretene Probleme

Im Verlauf des Projekts sind einige Fehler aufgetreten:

Zum Einstellen der Zeit wird ein DIP-Schalter verwendet. Dieser war im ersten Schaltplan hinter dem Latch für die Speicheradresse eingebaut, so dass jedes Mal, wenn man den Speicher eine neue Adresse zuweisen wollte, der Latch dem Speicher im nächsten Takt nicht die neue die Adresse zugewies, sondern die, die er noch gespeichert hatte.

Dies wurde durch platzieren des DIP-Schalters vor dem Latch behoben, so dass die neue Adresse jetzt über diesen gepuffert wird.

Beim einer Änderung der Verdrahtung der Bauteile auf dem Streckbrett wurden zwei Kabel vertauscht. Durch diese zwei überkreuzten Kabel sind schwer zu findende Fehler aufgetreten.

Um diesen Fehler zu finden wurde der Speicherinhalt noch zweimal gegengelesen und ein Debugging durch einen Einzelschritttakt betrieben.

Der Speicher wird durch den Takt mit gesteuert, so dass man zwei Latches differenziert anspricht. Hierbei war der Takt ursprünglich auf Adresspin 0 gelegt, sodass immer die Information der nächsten Zähladresse neben dem auszugebenden Ton lag. Dies hat beim Programmieren des Speichers sehr große Aufmerksamkeit erfordert und es sind etliche Programmierfehler aufgetreten. Um dies zu erleichtern wurde der Takt auf Adresspin 8 gelegt. Daher sind im Speicher zwei Blöcke entstanden, welche viel einfacher zu programmieren sind, da mit nicht mehr jede Zweite Speicherstelle überspringen muss.

Es sind noch einige weitere Fehler aufgetreten, doch die hier genannten waren die Markantesten und die Ungenannten im Vergleich trivial.

4.2 Persönlicher Kommentar

Die Arbeit hat einen sehr interessanten Einblick in die Erstellung von Hardwareschaltwerken geliefert. So zum Beispiel musste man sich einmal wirklich Gedanken über das Mapping der Schaltung machen, wobei wir, unserer Meinung nach, keine zufriedenstellende Lösung gefunden haben. Dies wurde auch noch erschwert durch die scheinbar willkürliche Pinbelegung mancher Bauteile.

Auch war es eine schöne Erfahrung, viele gelernte Dinge einfach mal anwenden zu können und es ist erschreckend wie viel von dem, was man eigentlich weiß, nicht bewusst angewandt werden kann. Man macht einen Fehler und sucht nach der Ursache. Nachdem man sie gefunden hat überlegt man sich, wieso man diesen Fehler überhaupt machen konnte. Denn zu diesem Fehler hat man schon im Hardwarepraktikum eine Aufgabe bearbeitet, zum Beispiel zum Verhalten von Signalen unter Lastwiderständen.

Insgesamt war es ein anstrengendes Projekt, welches unser Interesse am Fach hat wachsen lassen.

5. Anhang

- Prinzipschaltbild
- Schaltplan
- Speicherinhalt
- Notenblatt „Korobeiniki“