

Báo Cáo Thiết Kế Vật Lý

Flow Innovus - Dự Án Môn Học

Khối thiết kế: `croc_chip`

Công nghệ:	IHP SG13G2 (130nm)
Tần số mục tiêu:	100 MHz (chu kỳ 10,0 ns)
Clock Uncertainty:	0,1 ns
Công cụ EDA:	Cadence Innovus

Mục lục

1	Tổng Quan và Setup Hệ Thống	2
2	Floorplanning (00 & 01)	2
2.1	Kích thước Core và Die	2
2.2	Thông số Routing Layer	2
2.3	Mạng lưới nguồn PG Mesh	3
3	Placement (02)	6
3.1	Bố cục SRAM và Block Logic	6
3.2	Hiệu chỉnh Redundant Buffer bằng dòng lệnh (ECO)	7
3.3	Timing Report (Post-Placement)	8
4	Clock Tree Synthesis (CTS - 03 & 04)	8
4.1	Timing Report (Post-CTS)	9
5	Routing (05 & 06)	9
5.1	Tối ưu với Useful Skew	10
5.2	Cấu trúc Metal Layers và Tối ưu Final (Finishing)	10

1. Tổng Quan và Setup Hệ Thống

Báo cáo này trình bày quy trình thiết kế vật lý (Physical Design - PD) cho khối thiết kế `croc_chip` sử dụng công nghệ IHP SG13G2.

Các ràng buộc về timing được định nghĩa trong file `constraints.sdc`, trong đó tần số mục tiêu là 100MHz (chu kỳ $T = 10,0$ ns), được thiết lập cùng với độ trễ Uncertainty (cả setup và hold) là 0,1 ns.

```
1 set TCK_SYS 10.0
2 create_clock -name clk_sys -period $TCK_SYS [get_ports clk_i]
3
4 set_clock_uncertainty 0.1 -setup [all_clocks]
5 set_clock_uncertainty 0.1 -hold [all_clocks]
6 set_clock_transition 0.2 [all_clocks]
```

Listing 1: Quy định timing constraint

2. Floorplanning (00 & 01)

2.1. Kích thước Core và Die

Giai đoạn Floorplan khởi tạo kích thước die và core của chip, thiết lập các vùng để đặt standard cells. Chiều dài viền biên (margin) từ lõi (core) đến cạnh die được thiết lập là 168 μm ở cả 4 cạnh để chứa không gian cho I/O rings hoặc pad.

```
1 floorPlan -site CoreSite -d 1840.32 1840.02 168 168 168 168
```

Listing 2: Khởi tạo Floorplan

- **Die Area:** $1840,32 \times 1840,02 \mu\text{m}$
- **Core Area:** Được tính toán tự động dựa trên margin 168 μm ở các cạnh.
- **Utilization mục tiêu:** Khoảng 58%.

2.2. Thông số Routing Layer

Thiết kế sử dụng các lớp kim loại (Metal layers) được quy định trong tập tin LEF. Bảng dưới đây mô tả thông số chiều rộng (width), khoảng cách (spacing) và bước (pitch) của 7 lớp metal cơ bản được sử dụng trong việc routing cũng như thiết kế lưới nguồn (Power Grid).

Bảng 1: Thông số Metal Layer theo file LEF

Layer	Hướng (Direction)	Pitch (μm)	Width (μm)	Spacing (μm)
Metal1	Vertical	0,48	0,16	0,18
Metal2	Horizontal	0,42	0,20	0,22
Metal3	Vertical	0,48	0,20	0,22
Metal4	Horizontal	0,42	0,20	0,22
Metal5	Vertical	0,48	0,20	0,42
TopMetal1	Horizontal	2,28	1,64	1,64
TopMetal2	Vertical	4,00	2,00	2,00

2.3. Mạng lưới nguồn PG Mesh

Lưới nguồn và đất (Power/Ground Mesh) được tạo trên các lớp cao để phân phối điện năng ổn định. PG Mesh được thiết kế với VDD và VSS chạy qua M3, M4, M5, TopMetal1, và TopMetal2. Bảng dưới đây mô tả chi tiết thông số bề rộng (width), khoảng cách set-to-set và khoảng cách (spacing) cho từng lớp Metal:

Bảng 2: Thông số lưới nguồn PG Mesh

Layer	Hướng	Width (μm)	Set-to-set (μm)	Spacing (μm)
Metal3	Vertical	1	15	2
Metal4	Horizontal	1	15	2
Metal5	Vertical	1	15	2
TopMetal1	Horizontal	4	30	4
TopMetal2	Vertical	4	30	4

Các lệnh addstripe cấu hình độ dày, hướng, khoảng cách, và via kết nối giữa các lớp.


```


1 # Metal3 (Vertical)
2 setAddStripeMode -reset
3 setAddStripeMode -stacked_via_top_layer Metal3
  -stacked_via_bottom_layer Metal1 -stapling_nets_style
  side_to_side
4 addstripe -layer Metal3 -direction vertical -nets {VDD VSS} -width 1
  -set_to_set_distance 15 -spacing 2 -start 0.5
5
6 # Metal4 (Horizontal)
7 setAddStripeMode -reset
8 setAddStripeMode -stacked_via_top_layer Metal4
  -stacked_via_bottom_layer Metal3 -stapling_nets_style
  side_to_side
9 addstripe -layer Metal4 -direction horizontal -nets {VDD VSS} -width
  1 -set_to_set_distance 15 -spacing 2 -start 0.5
10
11 # Metal5 (Vertical)
12 setAddStripeMode -stacked_via_top_layer Metal5
  -stacked_via_bottom_layer Metal4 -stapling_nets_style
  side_to_side
13 addstripe -layer Metal5 -direction vertical -nets {VDD VSS} -width
  1 -set_to_set_distance 15 -spacing 2 -start 0.5
14
15 # TopMetal1 (Horizontal)
16 setAddStripeMode -stacked_via_top_layer TopMetal1
  -stacked_via_bottom_layer Metal5 -stapling_nets_style
  side_to_side
17 addstripe -layer TopMetal1 -direction horizontal -nets {VDD VSS}
  -width 4 -set_to_set_distance 30 -spacing 4 -start 0.5
18
19 # TopMetal2 (Vertical)
20 setAddStripeMode -stacked_via_top_layer TopMetal2
  -stacked_via_bottom_layer TopMetal1 -stapling_nets_style
  side_to_side

```

```
21 addstripe -layer TopMetal2 -direction vertical -nets {VDD VSS}  
    -width 4 -set_to_set_distance 30 -spacing 4
```

Listing 3: Cấu trúc PG Mesh





Hình 2: Power rails M1 (trái) và Floorplan hoàn chỉnh (phải)

3. Placement (02)


Quá trình Placement thực thi bước sắp xếp các standard cells và cell nội bộ vào đúng hàng (row). Các block logic thao tác trực tiếp với bộ nhớ SRAM được yêu cầu đặt sát các viền SRAM để tối ưu routing và giảm độ trễ (wirelength).

```
1 place_opt_design
2
3 setTieHiLoMode -reset
4 setTieHiLoMode -cell {sg13g2_tiehi sg13g2_tielo} -maxFanOut 10
5 addTieHiLo -cell {sg13g2_tiehi sg13g2_tielo} -prefix TIE
```

Listing 4: Lệnh Placement và tạo Tie Cells

3.1. Bố cục SRAM và Block Logic

Dưới đây là sơ đồ hiển thị các block logic (điểm màu) được phân bổ tối ưu để nằm cạnh các khối SRAM tương ứng. Khối SRAM cũng được trang bị các blockages xung quanh thân (Halo).



Hình 3: SRAM placement, logic liền kề, và khoảng cách Halo


3.2. Hiệu chỉnh Redundant Buffer bằng dòng lệnh (ECO)

Sau khi placement hoàn tất, timing report cho thấy xuất hiện 9 redundant buffers gây ảnh hưởng tiêu cực lên critical paths (path bị lỗi timing). Lỗi này được sửa thủ công ở chế độ ECO (Engineering Change Order) bằng cách gỡ bỏ buffer dư thừa.

```
1 setEcoMode -batchMode true
2 ecoDeleteRepeater -inst <ten_instance_buffer_1>
3 ecoDeleteRepeater -inst <ten_instance_buffer_2>
4 # ... lập lại để gỡ bỏ toàn bộ 9 buffer dư thừa ...
5 setEcoMode -batchMode false
```

Listing 5: Xóa redundant buffers (ECO script)

Listing 6: Thực thi CTS và tối ưu (CTS_opt)



Hình 5: Giao diện tuyến đường dây Clock (Clock Tree)

4.1. Timing Report (Post-CTS)

Kết quả của `optDesign` sau quá trình CTS chứng minh tính hiệu quả khi không còn đường vi phạm nào ở path `reg2reg` (WNS dương). Mọi đường vi phạm (WNS = -2,700 ns) còn lại trong Summary tổng thể chỉ đến từ giao tiếp in/out.

Bảng 4: Timing nội bộ sau CTS

Loại (Path Type)	WNS (ns)	TNS (ns)	Đường vi phạm (Vio)
reg → reg	0,001	0,000	0
reg → mem	0,638	0,000	0
mem → reg	0,044	0,000	0

5. Routing (05 & 06)

Công cụ NanoRoute của Innovus thực hiện Global Routing và Detailed Routing. Dựa trên file cấu hình `config.tcl`, tầng kim loại được phép định tuyến (routing layers) được giới

hạn từ Metal1 lên đến tối đa Metal5. Điều này dành các lớp TopMetal1 và TopMetal2 hoàn toàn cho mạng lưới phân phối nguồn (PG Mesh).

```
1 setDesignMode -topRoutingLayer Metal5
2 setDesignMode -bottomRoutingLayer Metal1
```

Listing 7: Giới hạn lớp định tuyến

Bên cạnh đó, lệnh khai báo NanoRoute kích hoạt tính năng định tuyến điều hướng theo timing (timing-driven) và ngăn ngừa nhiễu điện từ (si-driven).

```
1 setNanoRouteMode -quiet -routeWithTimingDriven 1
2 setNanoRouteMode -quiet -routeWithSiDriven 1
3 setNanoRouteMode -routeExpAdvancedPinAccess 2
4 routeDesign -globalDetail
```

Listing 8: Cấu hình NanoRoute và tiến hành Routing (05_route.tcl)

5.1. Tối ưu với Useful Skew


Để giải quyết những vi phạm timing cuối cùng ở giai đoạn sau khi Route, thuật toán **Useful Skew** được kích hoạt trong lệnh `optDesign -postRoute`. Thay vì đảm bảo toàn bộ clock đều đến đích tại cùng một thời điểm, Useful Skew điều chỉnh bộ đệm để các flop điểm cuối nhận clock trễ/sớm hơn nhằm "mượn" thời gian bù trừ cho delay của đường truyền tín hiệu trước nó.

```
1 setOptMode -usefulSkew true
2 setOptMode -usefulSkewPostRoute true
3 setOptMode -addInstancePrefix ictc_postRoute_extra_
4 optDesign -postRoute
5 optDesign -postRoute -hold
```


Listing 9: Áp dụng Useful Skew trong Post-Route Optimization

5.2. Cấu trúc Metal Layers và Tối ưu Final (Finishing)

Dưới đây là hình ảnh cắt lớp cho từng Metal layer và hiển thị của cell nối tiếp (Filler cells) để lấp các khoảng trống giữa standard cells (ngừa lỗi DRC về giềng điện).



Hình 6: Hình ảnh routing đi dây lần lượt từ M1 → M5 và Via



Hình 7: Chèn Filler Cells (trái) và Bố cục hoàn thiện toàn bộ chip (phải)