Hai Dang VU

7 Septembre 1993

23B rue de la Bièvre, 92340 Bourg La Reine, France

### FORMATION

Docteur, Université de Nantes

Éfficacité des méthodes probabilistes dans l'analyse des propriétés temporelles des systèmes MPSoCs

Master 2, Université Paris Saclay

Système embarqué et traitement de l'information (SETI)

Spécialité: Architectures avancées

Ingénieur, École polytecnique de Hanoi

Informatique Industrielle

Programme de Formation d'Ingénieurs d'Excellence au Vietnam (PFIEV)

Hanoi, Vietnam

Nantes, France

Paris, France

Depuis Oct. 2017

Sep. 2011 - Sep. 2016

Sep. 2016 - Sep. 2017

Mél: hai-dang.vu@cea.fr

Tél: +33 6 98 20 88 84

### Expérience

# Ingénieur Chercheur, CEA LIST/LECA

Analyse des problématiques de contentions mémoire dans les architectures de calcul parallèles

Depuis Avr. 2021

- o Création de l'environnement de vérification de la modélisation du jeu d'instruction du processeur K1 de l'architecture MPPA Coolidge au sein de l'outil FIK de l'environnement LEAF du CEA
- o Analyse de propriété temporelles de l'architecture MPPA Coolidge à l'aide de l'environnement vérifié mis en place, notamment l'identification de contention mémoire
- o Adaptation de l'approche pour l'architecture HPC pilote, notamment par une réexploitation approriée du modèle formel d'ISA RISC-V

# Doctorant, Université de Nantes, IETR, 3 ans

Nantes, France

Éfficacité des méthodes probabilistes dans l'analyse des propriétés temporelles des MPSoCs

Oct. 2017 - Mar. 2021

- o Recherche des effets des ressources partagées sur le temps d'exécution d'une application exécutée sur une plate-forme multiprocesseur sur FPGA
- o Modélisation d'un système MPSoCs en utilisant des méthodes probabilistes pour représenter les modèles de calcul et de communication
- o Analyse des propriétés temporelles du système MPSoC en utilisant Statistical Model Checking (SMC)

### Stage du master 2, SATIE, DIGITEO LABS, 6 mois

Caractérisation, modélisation et évaluation d'un système de contrôle commande d'un simulateur de deux roues motorisées

Avr. 2017 - Sep. 2017

- o Conception d'un simulateur de véhicule à deux roues sur un circuit embarqué compact coeur ARM (STM32F446RE)
- o Évaluation et optimisation du fonctionnement du simulateur

### Stage de fin d'études, IMEP-LAHC, INP Grenoble, 5 mois

Conception d'un circuit de Bluetooth emprimée sur le papier Powercoat

Grenoble, France

Fév. 2016 - Juin. 2016

- o Conception d'une antenna de type PIFA (2.45 Ghz) intégrée sur un circuit embarqué coeur ARM (DA14583)
- o Transmission des données sur le portable via bluetooth basse énergie (BLE) 4.0

Saclay, France

Paris, France

#### Projet du master 2, SATIE, DIGITEO LABS, 4 mois, 2 personnes

Paris, France

Implémentation d'un extracteur de primitives sur une architecture SoC HPS-FPGA

Nov. 2016 - Mar. 2017

- o Conception du détecteur FAST et descripteur FREAK sur le FPGA DE2-70 de l'Altera
- o Évaluation du modèle conçu sur une application de traitement d'image
- o Outils: Quartus, ModelSim, Matlab

#### Projet du master 2, ENSTA, ParisTech, 2 mois, 4 personnes

Paris, France

Multi-cœur Embarqué pour le Big Data

Jan. 2017 - Fév. 2017

- o Implémentation et validation des applications sur le processeur ARM Cortex A9 Microblaze, High Level Systhesis (HLS) et Réseau sur Puce (NoC)
- o Conception et implémentation d'un système de mesure chronométrique de reflexe
- o Outils: Vivado, ModelSim

#### Projet du master 2, Université Paris Sud, 2 mois, 2 personnes

Paris, France

Évaluation du processeur NIOS II de l'Altera

Jan. 2017 - Fév. 2017

- $\circ$  Conception et implémentation d'une architecture numérique sur FPGA pour le calcul de la racine carée sur la carte DE2 70
- o Évaluation d'un système multi-processeurs
- o Outils: Quartus, ModelSim

#### ACTIVITÉS D'ENSEIGNEMENT

- Co-conception des systèmes matériels/logiciels: Prototypage d'un système programmable sur puce avec Xilinx Vivado
- Conception de circuits: Conception de circuits en utilisant HDL designer
- Systèmes temps réelles: Conception et évaluation d'un système temps réel en utilisant Workbench
- M1 stage co-encadrant: Effets des caches sur MPSoCs (2 mois)

#### Publications

- 2021: "A Fast Yet Accurate Message-level Communication Bus Model for Timing Prediction of SDFGs on MPSoC" by Hai-Dang Vu, Sébastien Le Nours, Sébastien Pillement, Ralf Stemmer, Kim Grüettner (ASP-DAC 2021).
- 2020: "Towards Probabilistic Timing Analysis for SDFGs on Tile Based Heterogeneous MPSoCs" by Ralf Stemmer, Hai-Dang Vu, Kim Grüttner, Sébastien Le Nours, Wolfgang Nebel and Sébastien Pillement (ERTS'20).
- 2019: "Experimental evaluation of probabilistic execution-time modeling and analysis methods for SDF applications on MPSoCs" by Ralf Stemmer, Hai-Dang Vu, Kim Grüttner, Sébastien Le Nours, Wolfgang Nebel and Sébastien Pillement (SAMOS'19).
- 2019: "Feasibility Study of Probabilistic Timing Analysis Methods for SDF Applications on Multi-Core Processors" by Ralf Stemmer, Hai-Dang Vu, Maher Fakir, Kim Grüttner, Sébastien Le Nours and Sébastien Pillement (Rapport technique).

# Compétences

#### • Informatiques:

- Langages: C, C++, Python, SystemC, VHDL
- o Outils: Vivado, Xilinx ISE, Quartus, ModelSim, PlasmaLab SMC, PRISM SMC, UPPAAL SMC
- o Environnement: Ubuntu, CentOS, Windows

#### • Langues:

Français: Courant Anglais: Courant

o Vietnamien: Maternelle

# Réferences

- Directeur de thèse: Sebastien PILLEMENT (sebastien.pillement@univ-nantes.fr)
- Encadrant: Sebastien LE NOURS (sebastien.le-nours@unvi-nantes.fr)

# LIENS

- Linkedin: https://www.linkedin.com/in/hai-dang-vu-25a123112/
- Github: https://github.com/haidangvu79
- **Projet:** https://zenodo.org/record/4281521#.X79ww2hKiUk