

**HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN
THÔNG**

KHOA: KỸ THUẬT ĐIỆN TỬ 1
BỘ MÔN: Điện tử máy tính

ĐỀ THI KẾT THÚC HỌC PHẦN
(Hình thức thi viết)

Kỳ thi: Kết thúc học phần
Học phần: Thiết kế logic số
Lớp: ELE1343-D22
Hình thức đào tạo: Chính quy
Thời gian thi: 90 phút

Học kỳ: 1 **Năm học:** 2025-2026
Số ĐVHT: 04
Ngành đào tạo: Điện – Điện tử
Trình độ đào tạo: Đại học

Đề số 1

Câu 4 (2 điểm): (CLO1)

- a) Mô tả ngắn gọn cấu trúc FPGA?
- b) Thiết kế hệ thống số sử dụng HDL có ưu điểm gì so với thiết kế kiểu truyền thống?

Câu 1 (2 điểm): (CLO2)

Sử dụng ngôn ngữ mô tả phần cứng (VHDL hoặc Verilog) để thiết kế và mô phỏng hai mạch tổ hợp sau:

- Bộ DEMUX 1:16 từ DEMUX 1:8 bằng cấu trúc case...is.
- Bộ mã hóa thập phân sang nhị phân với các đầu vào/ra hoạt động ở mức tích cực thấp, và có một lối vào cho phép hoạt động ở mức tích cực thấp.

Câu 2 (3 điểm): (CLO2)

Thiết kế bộ đếm thập phân 2-digit bằng ngôn ngữ mô tả phần cứng (VHDL hoặc Verilog), với các đặc điểm: Đếm tiến và đếm lùi mode 24, Clock sườn dương, chức năng Reset đồng bộ, chức năng Load (nạp hằng số) đồng bộ, chức năng cho phép CE mức tích cực cao. *Ghi chú: Hiển thị kết quả ra LED 7 đoạn.*

Câu 3 (3 điểm): (CLO2)

Vẽ mô hình (ghi chú rõ ràng trên sơ đồ khối, không cần giải thích chức năng các khối) của máy bán hàng nước Coca tự động đơn giản (nhận các loại tiền VND: 5000, 10000 giá 1 chai Coca: 20000 VND), vẽ đồ hình máy trạng thái hữu hạn FSM và sử dụng ngôn ngữ mô tả phần cứng (VHDL hoặc Verilog) để mô tả chức năng cho bộ điều khiển của máy bán hàng đó.

Hà Nội, ngày 10 tháng 12 năm 2025

DUYỆT ĐỀ THI

GIẢNG VIÊN RA ĐỀ

TS. Lê Minh Tuấn

TS. Nguyễn Trung Hiếu

**HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN
THÔNG**

KHOA: KỸ THUẬT ĐIỆN TỬ 1
BỘ MÔN: Điện tử máy tính

ĐỀ THI KẾT THÚC HỌC PHẦN
(Hình thức thi viết)

Kỳ thi: Kết thúc học phần
Học phần: Thiết kế logic số
Lớp: ELE1343-D22
Hình thức đào tạo: Chính quy
Thời gian thi: 90 phút

Học kỳ: 1 **Năm học:** 2025-2026
Số ĐVHT: 04
Ngành đào tạo: Điện – Điện tử
Trình độ đào tạo: Đại học

Đề số 2

Câu 1 (2 điểm): (CLO1)

- b) Mô tả ngắn gọn cấu trúc CPLD?
a) Ưu điểm chính của FPGA so với CPLD là gì? Ứng dụng của FPGA?

Câu 2 (2 điểm): (CLO2)

Sử dụng ngôn ngữ mô tả phần cứng (VHDL hoặc Verilog) để thiết kế và mô phỏng hai mạch tổ hợp sau:

- Bộ so sánh hai số nhị phân 4 bit.
- Bộ giải mã địa chỉ 4:16 với các đầu vào/ra hoạt động ở mức tích cực thấp, và có một lối vào cho phép hoạt động ở mức tích cực thấp.

Câu 3 (3 điểm): (CLO2)

Thiết kế bộ đếm giờ, phút, giây bằng ngôn ngữ mô tả phần cứng (VHDL hoặc Verilog), với các đặc điểm: Clock sườn âm, chức năng Reset không đồng bộ, chức năng Load (nạp hằng số) đồng bộ, chức năng cho phép CE mức tích cực thấp. *Ghi chú: Hiển thị kết quả ra LED 7 đoạn.*

Câu 4 (3 điểm): (CLO2)

Vẽ mô hình (ghi chú rõ ràng trên sơ đồ khối, không cần giải thích chức năng các khối) của hệ thống đèn giao thông đơn giản tại ngã tư (Clk=20MHz, chế độ đếm: Chỉ có các đèn vàng cùng sáng, chế độ ban ngày thời gian chuyển các đèn như sau: Xanh 50s, Vàng 10s, Đỏ 60s), vẽ đồ hình máy trạng thái hữu hạn FSM và sử dụng ngôn ngữ mô tả phần cứng (VHDL hoặc Verilog) để mô tả chức năng cho bộ điều khiển của hệ thống đèn giao thông đó.

Hà Nội, ngày 10 tháng 12 năm 2025

DUYỆT ĐỀ THI

GIẢNG VIÊN RA ĐỀ

TS. Lê Minh Tuấn

TS. Nguyễn Trung Hiếu