

NGÂN HÀNG CÂU HỎI THI TỰ LUẬN

Tên học phần: Thiết kế logic số.

Mã học phần: ELE 1426

Ngành đào tạo: Điện-Điện tử.

Trình độ đào tạo: Đại học

1. Ngân hàng câu hỏi thi

1.1. Câu hỏi loại 1 điểm

Câu hỏi 1.1

Kiến trúc hệ thống số cơ bản gồm những phần nào? Trình bày ngắn gọn đặc điểm mỗi phần?

Câu hỏi 1.2

Trình bày ngắn gọn nội dung các mức phát triển hệ thống số?

Câu hỏi 1.3

Vẽ sơ đồ hệ thống các công nghệ logic số? Đặc điểm của mỗi công nghệ đó?

Câu hỏi 1.4

Tiêu chí so sánh các loại cấu kiện chuẩn? Với các tiêu chí đó thì FPGA được đánh giá như thế nào?

Câu hỏi 1.5

Trình bày ngắn gọn quy trình thiết kế vi điện tử?

Câu hỏi 1.6

Thiết kế hệ thống số sử dụng HDL có ưu điểm gì so với thiết kế kiểu truyền thống?

Câu hỏi 1.7

Trình bày ngắn gọn quy trình thiết kế vi điện tử sử dụng HDL?

Câu hỏi 1.8

Kể tên và nêu tóm tắt đặc điểm của 4 phần mềm phổ biến trong thiết kế logic số?

Câu hỏi 1.9

Ưu điểm của kiến trúc PLA so với PAL là gì? Lấy ví dụ minh họa?

Câu hỏi 1.10

Mô tả kiến trúc PLA? Lấy ví dụ minh họa?

Câu hỏi 1.11

Mô tả kiến trúc PAL? Lấy ví dụ minh họa?

Câu hỏi 1.12

Mô tả ngắn gọn cấu trúc CPLD?

Câu hỏi 1.13

Mô tả ngắn gọn cấu trúc FPGA?

Câu hỏi 1.14

Ưu điểm chính của CPLD so với FPGA là gì? Ứng dụng của CPLD?

Câu hỏi 1.15

Ưu điểm chính của FPGA so với CPLD là gì? Ứng dụng của FPGA?

Câu hỏi 1.16

Trình bày ngắn gọn các bước của phương pháp thiết lập cấu hình cho CPLD/FPGA dùng sơ đồ mô tả?

Câu hỏi 1.17

Trình bày ngắn gọn các bước của phương pháp thiết lập cấu hình cho CPLD/FPGA dùng ngôn ngữ mô tả phần cứng?

Câu hỏi 1.18

Nêu những điểm cần chú ý khi lựa chọn vi mạch CPLD/FPGA để thiết kế hệ thống số?

Câu hỏi 1.19

Trình bày các kiểu lập trình ngay trên hệ thống khi cấu hình cho CPLD/FPGA?

Câu hỏi 1.20

Trình bày ngắn gọn các đặc điểm của giải pháp cấu hình hệ thống ACE?

Câu hỏi 1.21

Lấy ví dụ về sự khác nhau trong các gói phần mềm của nhà cung cấp Xilinx?

Câu hỏi 1.22

Vẽ lưu đồ về các bước thiết kế CPLD?

Câu hỏi 1.23

Vẽ lưu đồ về các bước thiết kế FPGA?

Câu hỏi 1.24

Sự khác nhau trong các bước thiết kế FPGA và CPLD là gì? Lý do dẫn đến sự khác nhau đó?

Câu hỏi 1.25

Trình bày ngắn gọn về đặc điểm và ý nghĩa của Family, Device, Package, Speed khi lựa chọn linh kiện trong thiết kế CPLD/FPGA sử dụng phần mềm ISE.

Câu hỏi 1.26

Trình bày ngắn gọn đặc điểm và chức năng của các kiểu file nguồn Module, Library, Package, Testbench trong ngôn ngữ mô tả phần cứng VHDL.

Câu hỏi 1.27

Ưu điểm và ứng dụng của ngôn ngữ VHDL?

Câu hỏi 1.28

Trình bày ngắn gọn cấu trúc cơ bản của VHDL?

Câu hỏi 1.29

Kể tên các đối tượng trong VHDL? Nêu ngắn gọn chức năng và viết cú pháp tương ứng cho các đối tượng.

Câu hỏi 1.30

Sự khác nhau về việc sử dụng kiểu dữ liệu **std_logic** và **std_ulogic** trong quá trình chạy mô phỏng hay tổng hợp từ mã VHDL?

Câu hỏi 1.31

Kể tên các kiểu dữ liệu chính trong dạng dữ liệu vô hướng? Xác định biểu diễn dưới dạng cơ sở chính xác của số 1003 trong kiểu số nguyên và số thực?

Câu hỏi 1.32

Phân biệt sự khác nhau cơ bản giữa Signal (Tín hiệu) và Variable (Biến)?

Câu hỏi 1.33

Mô tả cấu trúc chọn kênh 4 đầu vào, 1 đầu ra Z và tín hiệu chọn kênh SEL 2 bit bằng cấu trúc lệnh song song **When/else** và cấu trúc lệnh tuần tự **case...is**?

Câu hỏi 1.34

Viết mô tả VHDL cho mạch biến đổi mã Binary – Gray 4 bit dùng cấu trúc lệnh song song?

Câu hỏi 1.35

Viết mô tả VHDL cho mạch biến đổi mã Gray – Binary 4 bit dùng cấu trúc lệnh song song?

Câu hỏi 1.36

Viết mô tả VHDL cho mạch biến đổi mã Gray – Binary 4 bit dùng cấu trúc lệnh tuần tự?

Câu hỏi 1.37

Viết mô tả VHDL cho mạch biến đổi mã Gray – Binary 4 bit dùng cấu trúc lệnh tuần tự?

Câu hỏi 1.38

Viết mô tả VHDL cho mạch cộng 4 bit không dấu bằng cấu trúc lệnh song song?

Câu hỏi 1.39

Viết mô tả VHDL cho mạch cộng 4 bit có dấu bằng cấu trúc lệnh song song?

Câu hỏi 1.40

Viết mô tả VHDL cho bộ đếm nhị phân 4 bit đơn giản?

Câu hỏi 1.41

Viết mô tả VHDL cho trigơ D có các đầu vào lập và xóa mức tích cực cao?

Câu hỏi 1.42

Viết mô tả VHDL cho trigơ D có các đầu vào lập và xóa mức tích cực thấp?

Câu hỏi 1.43

Viết mô tả VHDL cho trigơ JK có các đầu vào lập và xóa mức tích cực cao?

Câu hỏi 1.44

Viết mô tả VHDL cho trigơ JK có các đầu vào lập và xóa mức tích cực thấp?

Câu hỏi 1.45

Viết mô tả VHDL cho trigơ RS có các đầu vào lập và xóa mức tích cực cao?

Câu hỏi 1.46

Viết mô tả VHDL cho trigơ RS có các đầu vào lập và xóa mức tích cực thấp?

Câu hỏi 1.47

Viết mô tả VHDL cho bộ đếm thập phân tiến 2 digit có Reset không đồng bộ?

Câu hỏi 1.48

Viết mô tả VHDL cho bộ đếm thập phân lùi 2 digit có Reset đồng bộ?

1.2. Câu hỏi loại 2 điểm

Câu hỏi 2.1

Viết mô tả VHDL và viết testbench cho Bộ đếm thập phân 2-digit với các đặc điểm: Đếm lùi mode 60, Clock sườn dương, chức năng Reset đồng bộ, chức năng Load (nạp hằng số) đồng bộ, chức năng cho phép CE mức tích cực cao. *Ghi chú: Hiển thị kết quả ra LED 7 đoạn.*

Câu hỏi 2.2

Viết mô tả VHDL và viết testbench cho Bộ đếm thập phân 2-digit với các đặc điểm: Đếm tiến mode 90, Clock sườn âm, chức năng Reset không đồng bộ, chức năng Load (nạp hằng số) đồng bộ, chức năng cho phép CE mức tích cực thấp. *Ghi chú: Hiển thị kết quả ra LED 7 đoạn.*

Câu hỏi 2.3

Viết mô tả VHDL và viết testbench cho Bộ đếm nhị phân 8-bit với các đặc điểm: Đếm tiến và đếm lùi, Clock sườn âm, chức năng Reset không đồng bộ, chức năng Load (nạp hằng số) đồng bộ, chức năng cho phép CE mức tích cực thấp.

Câu hỏi 2.4

Viết mô tả VHDL và viết testbench cho Bộ đếm nhị phân 8-bit với các đặc điểm: Đếm tiến và đếm lùi, Clock sườn dương, chức năng Reset đồng bộ, chức năng Load (nạp giá trị tín hiệu từ 8 chân đầu vào) đồng bộ, chức năng cho phép CE mức tích cực cao.

Câu hỏi 2.5

Viết mô tả VHDL và viết testbench cho hai mạch tổ hợp sau:

- Bộ DEMUX 1:8 bằng cấu trúc case...is.
- Bộ mã hóa ưu tiên 8:3 với các đầu vào/ra hoạt động ở mức tích cực thấp, và có một lỗi vào cho phép hoạt động ở mức tích cực thấp.

Câu hỏi 2.6

Viết mô tả VHDL và viết testbench cho hai mạch tổ hợp sau:

- Bộ cộng 4 bit không dấu có nhớ.
- Bộ giải mã địa chỉ 3:8 với các đầu vào/ra hoạt động ở mức tích cực thấp, và có một lỗi vào cho phép hoạt động ở mức tích cực thấp.

Câu hỏi 2.7

Viết mô tả VHDL và viết testbench cho hai mạch tổ hợp sau:

- Bộ Mux 8:1 bằng cấu trúc lệnh Case.
- Bộ giải mã BCD sang Led 7 đoạn bằng cấu trúc lệnh When...else.

Câu hỏi 2.8

Viết mô tả VHDL và viết testbench cho hai mạch tổ hợp sau:

- Bộ Mux 8:1 bằng cấu trúc lệnh If...else.
- Bộ giải mã BCD sang Led 7 đoạn bằng cấu trúc lệnh *with...select*.

Câu hỏi 2.9


Viết mô tả VHDL cho mạch giải mã từ nhị phân sang thập phân, sang mã gray và ngược lại?

Câu hỏi 2.10

Viết mô tả VHDL cho IC ghi dịch 8 bit hoạt động tại sườn dương của Clock, có tín hiệu chốt Clock (CE) mức tích cực cao, Tín hiệu lập không đồng bộ mức tích cực cao.

Câu hỏi 2.11

Viết mô tả VHDL cho mạch sau.




```

end flop;
architecture archi of flop is
begin
    process (C, CLR)
    begin
        if (CLR = '1') then
            Q <= '0';
        elsif (C'event and C='0') then
            Q <= D;
        end if;
    end process;
end archi;

```

Câu hỏi 2.17

Vẽ sơ đồ mô hình phân cứng tổng hợp được ứng với đoạn mô tả sau:

```

entity flop is
    port(C, D, S : in std_logic;
          Q      : out std_logic);
end flop;
architecture archi of flop is
begin
    process (C)
    begin
        if (C'event and C='1') then
            if (S='1') then
                Q <= '1';
            else
                Q <= D;
            end if;
        end if;
    end process;
end archi;

```

Câu hỏi 2.18

Vẽ sơ đồ mô hình phân cứng tổng hợp được ứng với đoạn mô tả sau:

```

entity flop is
    port(C, D, CE : in std_logic;
          Q : out std_logic);
end flop;
architecture archi of flop is
begin
    process (C)
    begin
        if (C'event and C='1') then
            if (CE='0') then
                Q <= D;
            end if;
        end if;
    end process;
end archi;

```

Câu hỏi 2.19

Về sơ đồ mô hình phần cứng tổng hợp được ứng với đoạn mô tả sau:

```
entity latch is
  port(G, D, CLR : in  std_logic;
        Q : out std_logic);
end latch;
architecture archi of latch is
  begin
    process (CLR, D, G)
    begin
      if (CLR='0') then
        Q <= '0';
      elsif (G='1') then
        Q <= D;
      end if;
    end process;
  end archi;
```

Câu hỏi 2.20

Về sơ đồ mô hình phần cứng tổng hợp được ứng với đoạn mô tả sau:

```
entity counter is
  port( Clk, CLR : in  std_logic;
        Q : out std_logic_vector(3 downto 0));
end counter;
architecture archi of counter is
  signal tmp: std_logic_vector(3 downto 0);
  begin
    process (Clk, CLR)
    begin
      if (CLR='1') then
        tmp <= "0000";
      elsif (Clk'event and Clk='1') then
        tmp <= tmp + 1;
      end if;
    end process;
    Q <= tmp;
  end archi;
```

Câu hỏi 2.21

Về sơ đồ mô hình phần cứng tổng hợp được ứng với đoạn mô tả sau:

```
entity counter is
  port( Clk, S : in  std_logic;
        Q : out std_logic_vector(3 downto 0));
```



```

end counter;
architecture archi of counter is
    signal tmp: std_logic_vector(3 downto 0);
begin
    process (Clk)
    begin
        if (Clk'event and Clk='1') then
            if (S='1') then
                tmp <= "1111";
            else
                tmp <= tmp - 1;
            end if;
        end if;
    end process;
    Q <= tmp;
end archi;

```

Câu hỏi 2.22

Về sơ đồ mô hình phân cứng tổng hợp được ứng với đoạn mô tả sau:

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity counter is
    port( Clk, SLOAD : in  std_logic;
          Q : out std_logic_vector(3 downto 0));
end counter;
architecture archi of counter is
    signal tmp: std_logic_vector(3 downto 0);
begin
    process (Clk)
    begin
        if (Clk'event and Clk='1') then
            if (SLOAD='1') then
                tmp <= "1010";
            else
                tmp <= tmp + 1;
            end if;
        end if;
    end process;
    Q <= tmp;
end archi;

```

1.3. Câu hỏi loại 3 điểm

Câu hỏi 3.1

Vẽ mô hình (ghi chú rõ ràng trên sơ đồ khối, không cần giải thích chức năng các khối) của máy bán hàng nước Coca tự động đơn giản (nhận các loại xu VND: 500, 1000, 2000, giá 1 chai Coca: 3000 VND), vẽ đồ hình máy trạng thái hữu hạn FSM và viết mô tả VHDL mô tả chức năng cho bộ điều khiển của máy bán hàng đó.

Câu hỏi 3.2

Vẽ mô hình (ghi chú rõ ràng trên sơ đồ khối, không cần giải thích chức năng các khối) của hệ thống đèn giao thông đơn giản tại ngã tư (Clk=4MHz, chế độ đêm: Chỉ có các đèn vàng cùng sáng, chế độ ban ngày thời gian chuyển các đèn như sau: Xanh 22s, Vàng 3s, Đỏ 25s), vẽ đồ hình máy trạng thái hữu hạn FSM và viết mô tả VHDL mô tả chức năng cho bộ điều khiển của hệ thống đèn giao thông đó.

Câu hỏi 3.3

Vẽ mô hình (ghi chú rõ ràng trên sơ đồ khối, không cần giải thích chức năng các khối) của máy bán hàng nước Cam tự động đơn giản (nhận các loại xu cent: 10, 20, 40, giá 1 chai Cam: 50 cent), vẽ đồ hình máy trạng thái hữu hạn FSM và viết mô tả VHDL mô tả chức năng cho bộ điều khiển của máy bán hàng đó.

Câu hỏi 3.4

Vẽ mô hình (ghi chú rõ ràng trên sơ đồ khối, không cần giải thích chức năng các khối) của hệ thống đèn giao thông đơn giản tại ngã tư (Clk=20MHz, chế độ đêm: Chỉ có các đèn vàng cùng sáng, chế độ ban ngày thời gian chuyển các đèn như sau: Xanh 40s, Vàng 5s, Đỏ 45s), vẽ đồ hình máy trạng thái hữu hạn FSM và viết mô tả VHDL mô tả chức năng cho bộ điều khiển của hệ thống đèn giao thông đó.

Câu hỏi 3.5

Xây dựng mạch đếm thuận nghịch mode 10, đồng bộ với các yêu cầu sau:

- Lối vào: Clk, Reset, Up;
 - Lối ra: Z, Q (hiển thị LED 7 đoạn).
- a) Xây dựng đồ hình trạng thái theo máy trạng thái Mearly để viết mô tả VHDL.
 - b) Viết mô tả VHDL (Entity và Architecture) theo đồ hình.

Câu hỏi 3.6

Xây dựng mạch đếm thuận nghịch mode 9, đồng bộ với các yêu cầu sau:

- Lối vào: Clk, Reset, Up;
 - Lối ra: Z, Q (hiển thị LED 7 đoạn).
- a) Xây dựng đồ hình trạng thái theo máy trạng thái Moore để viết mô tả VHDL.
 - b) Viết mô tả VHDL (Entity và Architecture) theo đồ hình.

Câu hỏi 3.7

Viết mô tả VHDL cho bộ đếm thập phân lên/xuống 3 số có khoảng giá trị từ 123 đến 678, có tín hiệu nạp song song tích cực cao, tín hiệu Reset tích cực thấp?

Câu hỏi 3.8


Viết mô tả VHDL cho mạch ALU 8 bit đơn giản?

Câu hỏi 3.9

Viết mô tả VHDL cho mạch Nhân và Chia đơn giản 8 bit dấu phẩy tính?


Câu hỏi 3.10

Viết mô tả VHDL cho mạch cộng/trừ 8 bit có dấu và không dấu bằng cấu trúc lệnh song song?



Câu hỏi 3.11


Cho sơ đồ như hình vẽ



Giải thích ngắn gọn hoạt động của mạch? Viết mô tả VHDL (Entity và Architecture) cho mạch đó. Viết testbench để kiểm tra hoạt động của mạch.

Câu hỏi 3.12


Cho sơ đồ như hình vẽ



Giải thích ngắn gọn hoạt động của mạch? Viết mô tả VHDL cho mạch trên.

Câu hỏi 3.13


Cho sơ đồ như hình vẽ



Giải thích hoạt động của mạch? Viết mô tả VHDL (Entity và Architecture) cho mạch đó. Viết testbench để kiểm tra hoạt động của mạch.

Câu hỏi 3.14:


Viết mô tả VHDL cho mạch có sơ đồ như sau:



(SD= Set, CD= Clear)

Câu hỏi 3.15:

Viết mô tả VHDL cho mạch có sơ đồ như sau:



(SD= Set, CD= Clear)

2. Đề xuất các phương án tổ hợp câu hỏi thi thành các đề thi:

- Phân loại câu hỏi theo loại điểm, theo mức độ khó dễ và độ dài ngắn trong câu trả lời chứ không phân theo nội dung các chương trong môn học vì vậy có thể trùng nội dung chương giữa các câu hỏi phân theo mức điểm.

- Phương án thành lập đề thi:

+ Câu hỏi loại 1 điểm: **3 câu**

* Một câu từ 1 đến 16

* Một câu từ 17 đến 32

* Một câu từ 33 đến 48

+ Câu hỏi loại 2 điểm: **2 câu**

* Một câu từ 1 đến 14

* Một câu từ 15 đến 22

+ Câu hỏi loại 3 điểm: **1 câu**

Tổng cộng: **10 điểm**. Thời gian làm bài thi: **90 phút**.

- Để nội dung đề thi có thể bao trùm nội dung môn học thì cần tham khảo ý kiến giảng viên khi ra đề, tránh tình trạng gắp thăm câu hỏi ngẫu nhiên.

3. Hướng dẫn cần thiết khác:

Ngân hàng câu hỏi thi này đã được thông qua bộ môn và nhóm cán bộ giảng dạy học phần.

Hà Nội, ngày tháng năm 2013

Trưởng khoa	Trưởng bộ môn	Giảng viên chủ trì biên soạn
TS. Đặng Hoài Bắc	TS. Đặng Hoài Bắc	ThS. Nguyễn Trung Hiếu TS. Nguyễn Ngọc Minh