
Lab2 ALU

105072123 黃海茵

1 概念

在一開始,就先用 NAND GATE 把全部會用到的 module 都做好,這部分算是比較簡單的。



最複雜的部份是 AdderSubtractor 跟 ALU,在 ALU 中要以呼叫 module 的方式來跑各個 select。這兩個 module 我修改了很多次。但依然還是沒有弄好,我也想不到方法除掉 bug···


2 ncverilog 模擬結果

```
Recompiling... reason: file './ALU.v' is newer than expected.
         expected: Thu Apr 5 09:56:18 2018
         actual:
                   Thu Apr 5 09:59:29 2018
file: ALU.v
         module worklib.ALU:v
         errors: 0, warnings: 0
Caching library 'worklib' ..... Done
Elaborating the design hierarchy:
         Building instance overlay tables: ....
Generating native compiled code:
                   worklib.ALU:v <0x3cf67f8d>
         streams: 1, words: 9517
Building instance specific data structures.
         Loading native compiled code:
         Design hierarchy summary:
                                       Instances Unique
                   Modules:
                                                10
                                                          9
                   Primitives:
                                                          1
                                                16
                   Registers:
                                                12
                                                         12
                   Scalar wires:
                                                13
                   Expanded wires:
Vectored wires:
                                                          2
                                               64
                                                8
                   Always blocks:
Initial blocks:
                                                          2
                                                 2
                                                 3
                                                          3
                   Cont. assignments:
                                                          5
                   Pseudo assignments:
                                                 4
                   Simulation timescale: 1ps
         Writing initial simulation snapshot: worklib.tb:v
*Verdi3* Loading libsscore_ius141.so
*Verdi3* : Enable Parallel Dumping.
ncsim> source /usr/cad/cadence/INCISIV/cur/tools/inca/files/ncsimrc
ncsim> run
No Bonus point 1/2
No Bonus points 2/2
                   37 / 37 ps.without bonus points.
score =
```

3 遭遇瓶頸

我覺得這次 Lab 的難度比起上次真的提高非常多,從開始到結束總共花了幾十個小時的時間,不過最後的結果還是不正確……。ALU.v 可以通過 tb 的 37 筆測資,但是 dv 產生的 ALU_syn.v 卻沒辦法。有在討論區上看到同學遇到和我相同的問題。經過漫長的 debug 之後,我只除掉了第二個 warning(從下面圖一

變成圖二)。



一開始我把 ALU 中 A[15:0]*B[15:0]的 A[31:16]和 B[31:16]都設為[15],原本是想說這樣就不會有變號的問題了。後來發現其實[31:16]根本就不會有影響,反而徒增了無用的 nets,導致 dv 的 warning 產生。

拿掉那段之後第二個 warning 就除掉了,但第一個 warning 還是無法消除,不知道用什麼方法可以把 assign 用其他的語法取代掉……

還有,以後一定要養成在開始打的時候就好好縮排的習慣,不要等到打一堆 if, else, begin, end 的時候才來排版,這樣才比較好找 bug,不會看得眼睛那麼痠。

3 想問助教的問題

- 1.為什麼使用 assign 或多餘的 net 就沒辦法通過 dv 的測資?
- 2.dv 跑起來非常的慢是正常的嗎?