平成10年(行ケ)第217号 審決取消請求事件

判 エイ・ティ・アンド・ティ・コーポレーション 代 表 者 $\left(A\right)$ 訴訟代理人弁理士 (B)[C]D被 告指定代理人 特許庁長官 [E][F] (G) [H]

原告の請求を棄却する。

訴訟費用は原告の負担とする。 この判決に対する上告及び上告受理の申立てのための付加期間を30日と定め る。

事実及び理由

原告の求めた裁判

「特許庁が平成7年審判第11983号事件について平成10年3月2日にした 審決を取り消す。」との判決。

事案の概要

特許庁における手続の経緯 1

原告(当時の名称・アメリカン テレフォン アンド テレグラフ カムパニ 一。アメリカ合衆国法人)は、1989年10月17日アメリカ合衆国においてし た特許出願に基づく優先権を主張して、平成2年10月17日「ゲートスペーサを 有するFET」なる発明(本願発明)について特許出願をしたが(平成2年特許願 第276566号)、平成7年3月15日拒絶査定を受けたので、同年6月12日審判を請求し、平成7年審判第11983号事件として審理されたが、平成10年3月2日「本件の審判請求は、成り立たない。」との審決があり、その謄本は同年3月2日「本件の審判請求は、成り立たない。」との審決があり、その謄本は同年 3月23日原告に送達された(出訴のための付加期間として90日が付加)。

本願第1発明(特許請求の範囲第1項に記載の本願発明)の要旨(別紙本願 発明図面参照)

基板(例えば、11)上に積層ゲート(例えば、18)を形成する工程と 前記積層ゲート(例えば、18)および前記基板(例えば、11)上に、第1の材料層(例えば、19)を形成する工程と、 前記第1の材料層(例えば、19)上に第2の材料層(例えば、21)を形成す

前記第2の材料層(例えば、21)上に第3の材料層(例えば、23)を形成す る工程とを含む半導体の製作方法において、

第1のスペーサ(例えば、23)を形成するため前記第3の層(例えば、23)を非等方的にエッチングし、次いで前記第1のスペーサ下に第2のスペーサ(例え ば、21)を形成するため前記第2の層(例えば、21)をエッチングする工程

前記基板(例えば、11)をドーパント物質(例えば、31)に露出させ、前記 第1(例えば、23)および第2(例えば、21)のスペーサは前記ドーパント物 質(例えば、37)の少なくとも一部を阻止するかある程度を吸収するためのマス

クとして働き、これにより深い接合を形成する工程と、 前記第1のスペーサ(例えば、23)を除去する工程と、 前記基板(例えば、11)をドーパント物質(例えば、37)に露出させ、前記 第2のスペーサ(例えば、21)は前記ドーパント物質(例えば、37)の少なく とも一部を阻止するかある程度を吸収するためのマスクとして働きこれにより、浅 い接合を形成し前記深い接合と結合して僅かにドープされたドレイン接合を形成す るステップとを含むことを特徴とする半導体の製作方法。

審決の理由の要点

審決認定の本願発明の要旨 (1)

本願発明の要旨は、平成6年8月8目付け手続補正書によって補正された明細書 及び図面の記載よりみて、その特許請求の範囲請求項1~4に記載された「半導体 の製作方法」にあると認められるところ、特許請求の範囲請求項1記載の発明(本 願第1発明)は、前項のとおりである。

(2)引用例

審査における拒絶の理由において引用された特開昭60-200572号公報 (引用例)には、以下の記載があり、第1~6図にこの発明の絶縁ゲート型電界効 果半導体装置の製造方法の実施例が示されている(別紙引用例図面参照)

「ソース・ドレイン領域の不純物濃度がゲート近傍において低くなっている構造 を有する絶縁ゲート型電界効果半導体装置の製造方法において、ゲート電極を熱酸 化した後全面に第1および第2の膜を順次堆積し、第2の膜をエッチングしてゲー ト電極側面にサイドウォールを形成し、このサイドウォールをマスクとして第1の膜をエッチングすることによってサイドウォールに覆われたゲート電極側面およびソース・ドレイン領域の一部に前記第1の膜を残し、この第1の膜を通してソー ス・ドレイン領域に不純物を導入することを特徴とする半導体装置の製造方法。 (特許請求の範囲第1項)、「本発明の目的は、低濃度ソース・ドレイン領域を有する構造(以下オフセットゲート構造と称する)の絶縁ゲート型電界効果半導体装 置の簡便かつ均一性・再現性のよい製造方法を提供するものである。」(2頁左上 欄20行~右上欄4行)

「「実施例]

以下本発明の半導体装置の製造方法をNチャネルMOSFETを含むデバイスに 適用した一実施例を図面を参照して説明する。

第1図は、よく知られている方法にしたがってP型不純物シリコン半導体基板1 上にフィールド絶縁(SiO2)膜2およびポリシリコンのゲート電極3を形成し た断面図である。符号4は、薄いSiO2からなるゲート絶縁膜である。

次に第2図に示すように、全面に熱酸化による薄いシリコン酸化膜5を成長させ、ポリシリコン膜6、Si3N4(窒化シリコン)膜7、SiO2膜8を順次CVD(Chemical Vapor Deposition)法により堆積する。ここで一例として、フィー ルド絶縁膜2の厚さはほぼ8000オングストローム、SiO2膜8の厚さはほぼ 3000オングストロームとされている。

次に異方性のドライエッチングを行う。たとえば、SiO2膜8とSi3N4膜 7とのエッチング速度がほぼ等しいガス、たとえばCHF3ガスを用いてSiO2 膜8とSi3N4膜7を同様に全面エッチングする。従って第3図に示すようにS iO2膜9とSi3N4膜10との2層のサイドウォールが形成される、このドラ イエッチングの際には、SiO2膜8およびSi3N4膜7のポリシリコン膜6に 対するエッチングの選択比を大きくとることによってエッチングがポリシリコン膜 6で止まるようになされている。

第3図において、サイドウォールを形成する上層のSiO2膜9の上部はドライ エッチングの影響で丸みを帯びているが、サイドウォールを形成する下層のSi3 N4膜10は堆積した膜がそのまま残っている。すなわち、サイドウォールの上層部は、サイドウォール形成のためのドライエッチング時に、オーバエッチ等の影響 で膜厚が変化しているが、下層部は、デポジットした膜がそのまま残る。したがって、SiO2膜8の堆積時の膜厚を制御することによってSi3N4膜10のソー ス・ドレイン領域側の長さを制御でき、かつ、後述するイオン打込み時のSi3N 4膜10の膜厚自体も堆積時と変わることもない。その結果後述するように均一 性・再現性のある低濃・度領域を形成することができる。

次に弗酸により、サイドウォールを形成する上層のSiO2膜9を除去して第4 図に示す断面構造をうる。ここでポリシリコン膜5があるため、弗酸によりフィー

図に示り断面構定をうる。ここでホリンリコン膜5かめるため、弗酸によりフィールド絶縁膜2がエッチングされることはない。 次に第5図に示すように、ソース・ドレイン形成のためのたとえばAsイオンの打込みを行う。ここでイオン打込みのエネルギーを適当にとることにより、Si3 N4膜10のサイドウォールの下部にも不純物を低濃度で導入することができる。 また、Si3N4膜10のサイドウォールが残っていないソース・ドレイン領域に は高濃度で不純物が打込まれる。したがって、サイドウォール形成後の1回の不純 物イオン打込みによって、高濃度のN+拡散層11と低濃度のN-拡散層12とが 同時に形成される。

Si3N4膜10のサイドウォールおよびポリシリコン膜6(5は6の誤り)を 除去した後、活性化のための熱処理を行ない第6図に示す断面構造を得る。このあ と常法によりソース・ドレインのコンタクトホール、配線を形成し、パッシベーシ ョンを施すことによって完成する。

なお、上記実施例においては、サイドウォール形成のためにSiO2膜8とSi 3N4膜7とを用いるとともに、Si3N4膜の下層にポリシリコン膜6(5は6の誤り)を用いた場合を説明した。しかしながら、サイドウォールを制御性よく形成するという点に限っては、たとえば上記SiO2膜8の代わりにポリシリコン膜を用い、上記Si3N4膜7の代わりにSiO2膜を用い、上記ポリシリコン膜6 (5は6の誤り)を使用しないことも可能である。」(2頁左下欄3行~3頁右上 欄第16行)と記載され、第1~第6図にこの発明の絶縁ゲート型電界効果半導体 装置の製造方法の実施例が示されている。ところで、異方性エッチングによりサイ ドウォールを形成する場合にはSiO2膜8が先にエッチングされ、Si3N4膜 7が次にエッチングされることとなる。また、第5図においてソース・ドレイン形 成のためAsイオン等のイオンの打込みを行なった場合Si3N4膜10のサイド ウォールの下部には不純物が浅く導入され、Si3N4膜10のサイドウォールが 残っていないソース・ドレイン領域には不純物が深く導入されることは明らかであ

してみると、引用例には、シリコン基板をゲート絶縁膜で覆い、ゲート電極を形成する工程と、ゲート電極を熱酸化してゲートの側面及び上面に熱酸化膜を形成す る工程と、その後全面に第1及び第2の膜を順次積層形成する工程と、異方性エッ チングにより先に第2の膜をエッチングし、次に第1の膜をエッチングしてゲート電極側面にサイドウォールを形成する工程と、このサイドウオールを形成する第2の膜をエッチングすることにより第1の膜からなるサイドウォールを残す工程と、 不純物を全面に打ち込み、第1の膜からなるサイドウォールの下部のシリコン基板 には低濃度で浅く不純物を打ち込み、第1の膜からなるサイドウォールで覆われて いないシリコン基板には高濃度で深く不純物を打込み、その後熱処理によりこの不 純物を活性化してソース・ドレイン領域を形成する工程とからなる絶縁ゲート型電 界効果半導体装置の製造方法が記載されているものと認められる。

(3) 審決がした対比次に、本願第1発明と 本願第1発明と引用例記載の発明とを比較する。

引用例記載の発明におけるゲート電極とゲート電極の下部のゲート絶縁膜、第1 の膜、第2の膜、異方性エッチング、異方性エッチング後の第2の膜からなるサイ ドウォール、異方性エッチング後の第1の膜からなるサイドウォール、不純物及び 絶縁ゲート型電界効果半導体装置は、それぞれ本願第1発明の積層ゲート、第2の 材料層、第3の材料層、非等方的エッチング、第1のスペーサ、第2のスペーサ、ドーパント物質及び半導体に相当するものと認められる。

したがって、本願第1発明と引用例記載の発明とは、

「基板上に積層ゲートを形成する工程と、前記積層ゲートおよび前記基板を覆う層を形成する工程と、

前記層上に第2の材料層を形成する工程と、

前記第2の材料層上に第3の材料層を形成する工程とを含む半導体の製作方法に おいて、

第1のスペーサを形成するため前記第3の材料層を非等方的にエッチングし、次 いで前記第1のスペーサ下に第2のスペーサを形成するため前記第2の材料層をエ ッチングする工程と

前記第1のスペーサを除去する工程と、

前記基板をドーパント物質に露出させ、前記第2のスペーサは前記ドーパント物 質の少なくとも一部を阻止するかある程度を吸収するためのマスクとして働きこれ により、浅い接合を形成しわずかにドープされたドレイン接合を形成するステップ とを含むことを特徴とする半導体の製作方法」

の点で一致するが、以下の点で相違するものと認められる。

①積層ゲート及び基板を覆う層を形成する工程が、本願第1発明においては第1 の材料層を用いて形成する工程であるのに対して、引用例記載の発明においてはあ らかじめ基板全面をゲート絶縁膜で覆っておきその後ゲート電極を熱酸化膜で覆っ て形成する工程である点。

②本願第1発明においては、第1のスペーサを除去する前に、基板をドーパント 物質に露出させ、第1および第2のスペーサがドーパント物質の少なくとも一部を 阻止するかある程度を吸収するためのマスクとして働き、これにより深い接合を形成する工程(第1のドーパント物質導入工程)を実行し、第1のスペーサを除去し た後、基板をドーパント物質に露出させ、第2のスペーサがドーパント物質の少な くとも一部を阻止するかある程度を吸収するためのマスクとして働きこれにより、 浅い接合を形成しわずかにドープされたドレイン接合を形成する工程(第2のドー パント導入工程)を実行するのに対して、引用例記載の発明においては、第1のド ーパント導入工程は実行せず、第1のスペーサ除去後、第2のドーパント導入工程のみ実行して、第2のスペーサで覆われていない基板にドーパント物質が高濃度に 導入された、深い接合を、そして第2のスペーサで覆われた基板にドーパント物質 が低濃度に導入された、浅い接合を形成する点。

(4) 審決のした相違点の検討 そこで、相達点につき以下検討する。

相違点①について

積層ゲート及び基板を覆う層を形成するのにあらかじめゲート電極下のゲート絶 縁膜のみ残しておき、その後ゲート電極及び基板を熱酸化して熱酸化膜(第1の材料層)で覆うようにすることは、当業者が必要に応じて容易に想到し得たことと認 められる。

相違点②について、

本願第1発明における第2のドーパント導入工程において基板はドーパント物質 に露出されているのであるから、第1のドーパント物質導入工程と同様に第2のス ペーサで覆われていない基板にドーパント物質が高濃度に、深く導入されることは 明らかである。そうすると、本願第1発明においても第2のドーパント導入工程の 実行のみで第2のスペーサで覆われていない基板にドーパント物質が高濃度に導入 された、深い接合を、そして第2のスペーサで覆われた基板にドーパント物質が低 濃度に導入された、浅い接合を形成することが可能であり、第1のドーパント導入 工程は必ずしも必要であるとはいえず、また本願第1発明において第1のドーパン ト導入工程を採用した格別の意義も認められない。よって、引用例記載の発明にお いて第1のスペーサ除去工程前に第1のドーパント導入工程を実行することは、当

業者が必要に応じて容易に想到し得たことと認められる。 なお、本願第1発明は、その作用効果においても格別顕著であるとは認められな

(5)審決のむすび

本願第1発明は、引用例記載の発明に基づいて当業者が容易に発明をすることで きたものであるから、特許法29条2項の規定により特許を受けることができな い。そうである以上、他の発明を検討するまでもなく、本件出願は拒絶されるべき である。

第3 原告主張の審決取消事由

審決は、本願第1発明と引用例記載の発明との間の相違点②の判断を誤ったもの であり、これに基づき誤って本願第1発明の進歩性を否定したものであるから、取 り消されるべきである。

本願第1発明は、低ドープドレイン構造 (LDD) 装置の製造方法である。 LDD装置は、ゲート近傍の低濃度ドープ(n-)ドレイン領域とゲートから離れ た部分での高濃度ドープ (n+) ドレイン領域とを有しており、このような低濃度 ドープ領域と高濃度ドープ領域からなるドレインを形成する方法が、本願第1発明 及び引用例記載の発明である。

本願第1発明では、高濃度ドープ(n+)領域25を形成するため、第1のスペ ーサ23と第2のスペーサ21の2つの層をマスクとして高濃度ドーパント注入 (31)を行う第1のドーパント導入工程と、第1のスペーサ23をエッチング除去した後に、第2のスペーサ21の1つの層だけをマスクとして低濃度ドーパント 注入(37)を行う第2のドーパント導入工程(本願発明図面のFig. 5,6参照)とか らなる方法である。

審決は、本願第1発明と引用例記載の発明との間の相違点②の判断におい て、本願第1発明の第1のドーパント導入工程は必ずしも必要であるとはいえず 第2のドーパント導入工程だけ、すなわち1回のドーパント導入工程でも所望の低 濃度の浅い接合のn-領域と高濃度の深い接合のn+領域とを形成することができ るとしている。

確かに、本願発明図面のFig. 6に示されている単一のドーパント物質注入工程だけ

であっても、第2のスペーサであるL字状の層21のマスク効果で、マスク下の部分では低濃度領域そしてマスクのない部分では高濃度n+領域は形成されるであろう。しかしながら、本願第1発明の目的とする低ドープドレイン構造(LDD)装置における所望の低濃度の浅い接合のn-領域と高濃度の深い接合n+領域が得られるかどうかが問題である。

LDD装置にあって、典型的には浅い接合領域の低濃度は1017cm-3オーダであり、深い接合領域の高濃度は1020cm-3オーダであり、実に千倍の濃度差がある。1回のドーパント注入工程では、低濃度と高濃度の両方の領域に対し同じ加速電界で同じドーズ量のドーパントイオン注入が行われる。したがって、この濃度差を決めるものは、マスクとなる層(引用例記載の発明ではシリコンナイトライド層10(サイドウォール。本願第1発明では第2のスペーサ層21)の厚さと材料だけである。実際問題として、そのような濃度差を得るマスク層の厚さと材料の選択は困難である。

本願第1発明で、第2のドーパント導入工程のほかに第1のドーパント導入工程を付加し2段階プロセスを採用しているのは、それがLDD装置の所望のドレインにおける低濃度と高濃度を得るために必須だからである。2つの異なる厚さの誘電体マスクを貫いたドーパント注入を行う2段階プロセスによって、LDD装置の所望の特性が初めて実現されている。

3 したがって、審決は、実際のLDD装置の所望の低濃度n-領域及び高濃度n+領域を形成する上で、第1のドーパント導入工程を採用した格別の意義を看過したものである。

第4 審決取消事由に対する被告の反論

- 1 2回のドーパント導入工程によって、ある範囲内ではあるが、任意の濃度の低濃度領域及び任意の濃度の高濃度領域を選定し得ることが周知である以上、所望の濃度の低濃度領域及び高濃度領域を選定し得ることは当業者の予測の範囲を出るものではない。
- 2 原告は、「LDD装置にあって、典型的には浅い接合領域の低濃度は1017cm-3オーダであり、深い接合領域の高濃度は1020cm-3オーダであり、実に千倍の濃度差であり、1回のドーパント注入工程ではこのような濃度差を得ることはできない。」旨主張するが、この主張は本願の特許請求の範囲の記載に基づかない主張である。なお、1回のイオン注入で千倍程度の濃度差を得ることができることは明らかであるから、引用例記載の発明においても、低濃度領域及び高濃度領域の濃度を任意に替えることができ、低濃度領域及び高濃度領域の濃度を所望の値に設定することができる。
- 3 原告の準備書面(第2回)には、「L字状の第2のスペーサ(21)を設けたのは深い高濃度領域と金属シリサイド領域との位置合わせの自己整合を可能とするためであり、そのためにL字状の第2のスペーサ(21)を金属シリサイド領域形成時まで残しておく必要があり、そのために2段階ドーパントという前提があるのであって、その点が甲第4号証の1段階ドーパントと相違する点である。」旨の主張部分があるが、深い高濃度領域と金属シリサイド領域との位置合せを自己整合的に行う点については特許請求の範囲第1項には記載されていない。

2段階のドーパントを前提としなくとも、L字状の第2のスペーサ(21)が残っていさえすれば深い高濃度領域と金属シリサイド領域との位置合わせを自己整合的に行うことができるのであり、2段階のドーパントが深い高濃度領域と金属シリサイド領域との位置合せの自己整合を可能とするための前提であるとの原告の主張も、当を得ない。

第5 当裁判所の判断

1 本願発明について

甲第2号証の2によれば、本願発明について本願明細書に次の事項の記載がある ことが認められる。

本願発明は、集積回路、より具体的には電界効果トランジスタ(FET)を有する集積回路及びその製作方法に係る。(4頁3行ないし5行)

集積回路技術の開発に携わる者は、回路の充てん密度、回路特性を増し、プロセスの生産性をあげる構造及び製作方法を探し続けてきた。

例えば、サブミクロンMOSFETの設計者のある者は、いわゆる低ドープドレイン構造(LDD)を用いてきた。LDD構造の特徴は、デバイスゲート付近の浅

い接合及びゲートからかなり離れたより深い接合にある。浅い接合は高シート抵抗を示し、したがってそれだけでデバイス特性に悪影響を及ぼすことがある。(4頁7行ないし16行)

本願発明は、半導体基板上に形成された積層ゲートを有する電界効果トランジスタを実現する。製作中3つの材料層が積層ゲート及び基板上に形成される。少なくとも外側の2つの材料層が順次非等方的にエッチされ、積層ゲート(及びゲートランナ)に隣接した2つのスペーサが生じる。

本願発明の各種実施例において、スペーサは各種の有用な機能を果す。例えば、一実施例において、スペーサはLDD接合プロフィルの生成を容易にし、スペーサは部分的な接合が形成される基板の部分をマスクする働きをする。スペーサは同時にLDD接合の深い部分の上にのみ自己整合シリサイド接触の形成を容易にする。LDD接合の深い部分上の自己整合シリサイドは、低抵抗を有し、望ましい。(6頁9行ないし7頁3行)

2 取消事由についての判断

(1) 本願発明図面のFig.6に示されている単一のドーパント物質注入工程だけであっても、第2のスペーサであるL字状の層21のマスク効果で、マスク下の部分では低濃度領域そしてマスクのない部分では高濃度n+領域は形成されること、2段階ドーパント導入法自体は新規なものではないことは、原告も争うところではない

このように、単一のドーパント物質注入工程だけであっても、第2のスペーサであるL字状の層21のマスク効果で、マスク下の部分では低濃度領域そしてマスクのない部分では高濃度n+領域は形成されるものであり、また、乙第5号証(電子通信学会編「LSIハンドブック」昭和59年発行)の326頁図2・155には、多結晶Si基板中にAs+イオンをドーズ量 1×1016 cm-2で60keV~350keVにより注入したときのAsの深さ方向分布のグラフが示されていることが認められ、このグラフによれば、マスクなしのドーパント物質導入工程であっても、低濃度領域の濃度と高濃度領域の濃度差を千倍程度にすることは可能であると、引用例に記載された発明においても、注入工作できる。そうすると、引用例に記載された発明においても、注入工作のということができる。そうすると、引用例に記載された発明においても、注入エスルギー及びドーズ量を適当に選択することにより、LDD装置として必要な、ドーパント物質が高濃度に導入された深い結合と低濃度に導入された浅い結合を形成することは可能であると認められる。

原告は、2つの異なる厚さの誘電体マスクを貫いたドーパント注入を行う2段階プロセスによって、LDD装置の所望の特性が初めて実現されたと主張する。しかしながら、昭62-1276号公開特許公報に、「これまでにソース・ドレイン領域のゲート側不純物を低下させる等の構造(LDD構造)が提案されてはいるが、この構造では少なくとも2回の不純物ドープ工程を必要とし、製造工程が複雑になるという問題点がある。」(2頁左上欄8行ないし12行)との記載があり(乙第7号証)、昭62-120081号公開特許公報にも「従来の製造方法は例えば特開昭59-197161号公報に記載されている。・・・しかし斯上した製造法ではLDD構造を形成するために2回のイオン注入工程を必要とし、工程が複雑となる欠点があった。」(2頁左上欄下から3行ないし右上欄3行)の記載があるし(乙第8号証)、また、LDD構造の形成をするに当たりドーパント導入工程を2

(乙第8号記)、また、LDD構造の形成をするに当たり下一ハント導入工程を2回に分けて行えばパラメータの自由度が広がることは技術常識と認められるから、引用例に記載された発明に「より精密なLDD構造の形成をするに当たり他のパラメータの自由度を与えるために第1のドーパント導入工程」を採用することは、当業者にとって何らの困難性はないものと認めることができる。

(2) 原告は準備書面(第2回)において、「本願第1発明は、精密なドーパント濃度と深さの制御が可能な2段階ドーパント導入を前提とした方法であり、そのような2段階ドーパント導入では単にLDD構造形成という点だけからみると、従来技術のように単に第1のスペーサ(23)だけで足り、本願第1発明のL字状の第2のスペーサ(21)は本来的には必要とされるものではないところ、本願第1発明はシリサイド自己整合のために、浅い低濃度ドーパント導入を第2のスペーサ(21)を介して行った後も、第2のスペーサ(21)を残しているものであり、この第2のスペーサ(21)を、LDD構造形成後の深い高濃度領域と金属シリサイド領域との位置合わせに係る自己整合形成の便に供しているものである。したがって、本願第1発明と引用発明に同じL字状の第2のスペーサを用いているといっ

ても、本願第1発明の2段階ドーパント導入法と引用発明の1段階ドーパント導入 法ではその技術的意味が全く異なっているので、これを同一視し、L字状の第2の スペーサのそれぞれのドーパント導入法における技術的意義の相違を看過した審決 の相違点②に関する判断は誤りである。」旨主張する。

しかしながら、特許請求の範囲第1項には、第2のスペーサの形状がL字状であることや、シリサイド自己整合のために、浅い低濃度ドーパント導入を第2のスペーサ (21)を介して行った後も、第2のスペーサを残しておくことの記載はないから、原告の主張は特許請求の範囲の記載に基づかないものであって理由がない。

ちなみに、本願明細書に「次に、もし必要ならば、自己整合サリサイド形成(サリサイド)が行われる。」(15頁2行ないし4行)と記載されていることが甲第2号証の2により認められ、第2のスペーサがシリサイド自己整合(自己整合サリサイド形成)のためだけに設けられたものでないことは明らかである。

(3) 以上のとおりであり、原告主張の審決取消事由は理由がない。

第6 結論

よって、原告の請求は棄却されるべきである。 (平成11年12月14日口頭弁論終結) 東京高等裁判所第18民事部

裁判長裁判官	永	井	紀	昭
裁判官	塩	月	秀	平
裁判官	市	Ш	正	巳