SAYAÇLAR
vhdl ile tasarım yapılırken sıklıkla kullanılan bileşenlerden biri de sayaçlardır.
sayıcılar geçikme yapmak, frekans bölmek vb . pek çok amaçla kullanılabilen elemanlardır.
bu uygulamadan önce örnekte ilk olarak 4 bit uzunlugunda basit bir sayıcı tasarımı yapılmış olup ,bu uygulamada aynı saıyıcı generic hale getirilmiştir.
sayacın artan veya azalan durumunun tayin edildigi ,n_bit bitlik sayac devresinin gerçekleştilmiştir.
örnegimizde n bitlik sayıcı devresinde 1 bit giriş in_clk ,in_rst ve 1 bitlik sayacın artması ve azalması durumunun tayin edildigi in_say giriş portu ve n bit out_cıkış cıkış portu mevcuttur.r_sayac sinyali out_cıkış cıkış portuna atanmaktadır.
sayıcı tasarımında eş zamanlı olmayan reset kullanılmıştır. in_rst '1' degeri aldıgında r_sayac sinyalinin tüm bitleri '0' degerini alır.
diger durumda ise ,in_clk portunun yükselen kenarı ve in_say '0' olduğunda r_sayac sinyali degeri bi artmaktadır. in_clk giriş sinyalinin yükselen kenarı meydana gelmemesi ve in_say '1' olduğunda r_sayac sinyali degeri bir azalmaktadır.
bu durumlar dışında ise r_sayac sinyali bir önceki konumunu korur.
benzetim cıktımız bunu dogrulamaktadır.