bu projede saat kullanımı pekiştirme amaçlıdır.process yapıları içinde

tetikleme sinyali olarak clock saat darbesi kullanılmadır. ve genelde saatin 0 dan 1 'e geçişi ile tetikleme yapılmaktadır.

örnekte vhdl kodunda saat darbesi uygulaması gerçeklenmiştir.

process hassaiyet listesinde in_clk giriş portu mevcuttur. in_clock giriş portunda degişim meydana geldiginde ve in_clock igiriş portu degeri 0'dan 1'e degiştiginde : in_giriş_secme giriş portu degeri '0' ise out_cıkış cıkış portuna in_giriş_1 giriş portunun degeri atanmaktadır. eger in_giriş_secme giriş portu degeri '1' ise out_cıkış cıkış portuna in_giriş_2 giriş portunun degeri atanmaktadır.n_giriş_secme giriş portu degeri '0' ve'1' haricinde baska degerler alması durumunda ise out_cıkış portuna '0' degeri atanmaktadır.