bu projede vhdl dili ile artimerik operatörin kullanıldıgı std_logic ve std_logic_signed kullanımını pekiştiren bir uygulama işlenmiş olup gerçeklenmiş ve simule edilmiştir.

std_logic : std logi için

srd_logic_signal : std logic artimetik işlemler için kulllanılır.

dogrulaması

00 + 10 => toplam 10

00 - 10 => fark 10

00 * 10 => çarpma 0000