bu örnek projede diger sık kullanılan saklayıcı tasarımlarında biri olan "kaydırmalı saklayıcı" kullanılmıştır. bu tasarımda giriş portundan verilen veriler sırayla kayarak saklayıcı içinde D flip flop arasında aktarılır. mimarisi ekte verilmiştir. kaydırmalı saklayıcı cıkışları her saat darbesi ile güncellendigi için çıkışlar gelen veriye göre sürekli degişiklik gösterecektir. burada process dışında sinyal atama ile geçikmeli olarak ve process sonunda degişim gösterir. (sinyaller ile variable farkı, sinyaller en son process sonrası işlem yapar yani geçikmelidir. variable ise anlık degişim gösterir ) yani bu örnekte r\_saklayıcı sinyal olarak tanımlandıgından dolayı tüm atama işlemleri process sonunda yapılmaktadır. aslında yapılan kısaca projede (code) eş zamanlı olmayan reset mevcuttur.ilk deger olarak '0' degeri en anlamlı bit'e aktarılıp her clock sinyalde ,sonra gelen her veri process sinyal yapısının özelligine göre tek tek saga kaydırılmış olmaktadır. 1000 1 kaydır 0100 " 1000 " 0000 reset 1000 "

0100 "

1010 "

0000 reset

benzetim sonucları kodumuzu dogrulamaktadır.