

bu projede vhdl dili ile logic tasarımda bilinen yarı toplayıcı devresi uygulaması gereklenmiř ve simule edilmiřtir.