bu projede vhdl dili ile logic tasarımda bilinen yarı toplayıcı devresi u simule edilmiştir.	ıygulaması gerçeklenmiş ve
,	