bu projede vhdl dili ile std logic vektör tipinde olan giriş degerleri integer'a diger giriş integer tip ise std_logic vector'e dönüştrülerek pekiştirme amaçlı bir uygulama yapılmıştır.simule edilmiştir.
dogrulama:
00000001 -> integer-> 1
3 ->vector-> 00000011
2 ->/6C[0]-> 000000011