bu projede for generate ve if generate ifadesini pekiştirme amaçlıyarak 8 toplayıcı örnegi ile gösterilmiştir bir önceki tasarımdan farklı olarak burada alt devre olarak yarı toplayıcı ve tam toplayıcı devresi şeklinde yapılmış ve port map kullanılmıştır. .n\_i = 0 da yarım toplayıcı ,n\_i 0 dan farklı deger aldıgında tam toplayıcı devresi yapmıştır. simule edilip benzetim yapılmıştır.

dogrulaması

A7 A6 A5 A4 A3 A2 A1 A0

+ B7 B6 B5 B4 B3 B2 B1 B0

-----

CoutS7 S6 S5 S4 S3 S2 S1 S0

0000001

+ 1111111

\_\_\_\_\_

11111111