bu projede pekiştirme amaçlı, saklayıcı devresi d flip flopla gerçekleştirilmiştir.d flp flop "1 " bit uzunlugunda bilgi d mandalı ile saklanabilmektedir.bu özelligi kullanarak birden fazla d mandalı bir araya getirilerek basit bir hafıza elemanı tasarlama mümükündür.bu şekilde tasarlanmış hafıza elemanlarına "saklayıcı" (register)adı verilir. örnegimizde 4 bitlik saklayıcı devresi gerçekleştirilecek. 4 bitlik giriş ve 4 bitlik cıkışımız var. process'in in_clock in_rst in_giriş degerlerinde meydana gelen degişiklikler ile aktif olacagı belirtilmektedir. saklayıcı tasarımında eş zamanlı olamayan reset kullanılmıştır.in_rst giriş portu '1' degerini aldıgında in_giriş degerleni aldığı deger farketmeksizin r_saklayıcı sinyalinin tüm bitlerine '0' degeri atanmaktadır. bu durumda out_cıkış degerinin tüm bitleri '0' olmaktadır. in_rst girişinin diger durumlarında ise in_clk giriş portunun yükselen kenarları ile birlikte in_giriş degeri r_cıkış sinyaline atanmaktadır. in_clk giriş sinyalinin yükselen kenarının meydana gelmemesi durumunda ise r_cıkış bir önceki degerini korumaktadır.(yani saklama işlemi yapmaktadır) benzetim sonuclarımız bunu dogrulamaktadır. dogruluk tablosu:

in_rst saat darbesi in_giriş out_cıkış out_cıkış'

- 0 cıkan kenar 0000 0000 1
- 0 cıkan kenar 1111 1111 0
- 0 cıkan kenar yok x out_cıkış out_cıkış'
- 1 x 0000 0000 1111
- 1 x 1111 0000 1111
- 1 x x 0000 1111