

Investigation of the Effects of Parasitic Components on Parallel and Series Connected Modular Motor Drives

Abstract: In this paper, the effect of parasitic inductances on power semiconductor device stress, DC link capacitor current ripple and DC link voltage ripple in a motor drive are investigated. A GaN based motor drive inverter module designed for an Integrated Modular Motor Drive (IMMD) application is considered. The actual capacitor current stress in a single module is shown to be much more adverse when the commutation inductances are taken into account. The change in the interleaving scheme is discussed when the connection inductances between inverter modules that are connected in series or parallel are considered. A comparison between series and parallel connection in a modular motor drive is performed with several aspects.

1 Introduction

Why and where modular motor drives are studied and important Modlere geiteki ama (avantajlar), yaratlan zorluklar

IMMD application lardan bahsedelim =i integration ile birlikte rnekleri var

Series and parallel connection investigation in literature Seri paralele neden ihtiya duyuluyor

Parasitic investigations in literature

Interleaving applications in literature

In this paper, what we are going to do.... [1].

Biz de IMMD yapıyoruz

2 Description of the Integrated Modular Motor Drive System

Bizim IMMD'yi anlatalm (drive taraf, mimari ve PCB yaps)

Ratingler tablosu

2.1 GaN based motor drive module

Bizim 1 modl fotosu, yapsn anlatalm

GaN vurgusu yaplacak

Capacitor nasl seildi + temel tasarm vurgular

2.2 Parasitic inductances

Inductance figr, notationlar ve anlatm

Power loop inductances

Phase commutation inductances

Dc bus modelimiz

2.3 Series and Parallel Connection

Seri ve paralel baant nasıl oluyor (figür koyalım)

Module connection inductances - notation-figür ve anlatım

3 Investigation of a Single Inverter Module

3.1 Effect on Power Device Stress

Neden GaN kullanıyoruz, GaN olunca burada nasıl bir zorluk oluydu?

Teorisinden bahsedelim $= \int L di/dt$

Power loop sadece etken

Experimental sonuçlar (V_{ds} overshoot) $= \int A$ ve B faz karşılaştırılabilir

Skatlı durumda neler yapılabilir? (hangi parametreler etken)

3.2 Effect on DC link Capacitor Stress

Distributed capacitor architecture var (1 modül = 3 cap)

Power loop etken değil

Phase commutation inductance varken ve yokken voltage ve current dataları (simulation)

Farklı fazlarda farklı olmasın (akım peakleri ile ilişkisi)

Stress sharing olayı ve arada doan farkın nemi

Mmknsse voltage ripple experimental datas

4 Investigation of Series and Parallel Connection

Modüler yapıya dair motivasyon (kısaca)

4.1 Series Connection

Neden seri balaz?

Simülasyon sonucu (voltage current ripple)

Connection inductance etkilemiyor

Interleaving aslında etkilemiyor (V_{dc} ripple'a etkisini gösterelim)

Wempece gönderme yapılacak

4.2 Parallel Connection

Interleaving varken ve yokken ne oluyor $= \int akım$ geileri

Kapasitr asndan normalde hem akım hem voltaj ripple dı olmas bekleniyor (MU'ya ref verilecek).

Connection inductance varken ve yokken akım ve voltaj ripple lar. Beklenen interleaving etkisi olmuyor.

RMS akımlar inductance vary ederek verelim

Akım geilerinin potansiyel problemleri

4.3 Discussions

Serinin potansiyel skntlar

Serinin avantajlar ve dezavantajlar

Seride interleaving aslında efektif olarak etken deil

Paralelde ideal durumdakinin daha bile ktsne gidebilir

Paralelin avantajlar

ok sayıda modl olsa ne olurdu (seri)

ok sayıda modl olsa ne olurdu (paralel)

5 Conclusion

Deductions:

.....

....

...

..

.

In the final paper:

fsw etkisi incelenebilir

Analitik model?

IMMD'miz var. retiyoruz test ediyoruz. Hem seri hem paralel balanabiliyor.

Kapasitr voltajlar iin deney sonucu vercez (akım lemeyiz onu derive etcez?)

Seri paralel deney sonular

Modller aras akım geileri llebilir aslında (seri /paralelde)

References

- [1] K. Wang, X. Yang, L. Wang, and P. Jain, “Instability Analysis and Oscillation Suppression of Enhancement-Mode GaN Devices in Half-Bridge Circuits,” *IEEE Transactions on Power Electronics*, vol. 33, no. 2, pp. 1585–1596, 2018.