

FT62F21X

PA_INT Application note

目录

1. I/O 端口	3
1.1. I/O 端口相关寄存器汇总	5
1.2. I/O 配置	6
2. 中断 (INTERRUPTS).....	7
2.1. 中断相关寄存器汇总.....	8
2.2. PA2-INT 和 PORTA 端口变化中断.....	10
3. 应用范例	11
联系信息	14

1. I/O 端口

The diagram illustrates the internal architecture of the I/O PORTx. A central BUS is connected to several control registers: **IOCAx**, **WPUx**, **TRISx**, and **PORTx**. Each register has a Data (D), Enable (EN), and Q output. The **PAIF 置位** (Positioning) block, noted as being applicable only to PORTA, manages the data flow between the BUS and the PORTx register. The PORTx register's Q output is connected to the output drivers. The output drivers consist of a PMOS network (P1xOE) and an NMOS network (P1x), which are controlled by the TRISx and PORTx registers. The output of the PMOS network is connected to VDD, and the output of the NMOS network is connected to GND. The I/O PORTx pins are connected to the output of the PMOS network and the output of the NMOS network. The diagram also shows the connection to the VDD and GND pins.

图 1-1 PORT 端口结构框图

- 数字输出
- 数字输入
- 弱上拉

- 外部时钟输入 (CLKI)
- 内部时钟输出
- 系统外部复位 (/MCLR)

3. 通过指令对相应 I/O 引脚进行配置的其他功能，可分为 3 类：

a. 数字输出

- PWM

b. 数字输入

- PWM 故障刹车
- Timer0 时钟输入
- 外部边沿中断
- GPIO 端口变化中断

c. 模拟输入

- LVD / BOR
- TOUCH

引脚名	ISP 调试	时钟	TOUCH	中断	LVD	PWM	数字 I/O 上拉	源电流 (mA)	灌电流 (mA)
PA0	CLK		KEY1	√		PWM 3	√	18	53
PA1	DATA		KEY2	√		PWM 4	√	18	53
PA2		T0CKI	KEY3	√+ INT		PWM 3	√	18	53
PA3		CLKI	KEY4	√		PWM 1	√	18	53
PA4		输出		√	ELVD1	PWM 2 + PWM 1N	√	3, 6, 24	53, 67
PA5				√ + /MCLRB	ELVD0	PWM4	√	3, 6, 24	53, 67
注						BK0 = PA2		V _{DD} =5, V _{DS} =0.5	

表 1-1 I/O 端口功能

注： PA4-PA5 支持 3 档可配置源电流驱动能力 (参阅 “PSRCAx”，表 1-4) 和 2 档可配置灌电流驱动能力 (参阅 “PSINKAx”，表 1-4)

1.1. I/O 端口相关寄存器汇总

名称	功能	默认
RDCTRL	当 TRISx = 0 (输出使能) 时, 读 PORTx 寄存器的返回值 - 输入锁存器 - 输出锁存器	输出锁存器
MCLRE	外部 I/O 复位	关闭
FOSC	- EC: PA3(CLKI) 接外部时钟输入 (注意: 需设置 TRISA[3] = 1) - INTOSCIO: PA3 为 I/O	INTOSCIO

表 1-2 I/O 相关初始化配置寄存器

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
TRISA	0x85	—		TRISA[5:0], PORTA 方向控制						--11 1111
PORTA	0x05	—		PORTA 输出寄存器						--xx xxxx
WPUA	0x95	—		PORTA 弱上拉						--11 1111
PSRCA	0x88	—				PORTA 源电流设置				---- 1111
PSINKA	0x97	—						PORTA 灌电流设置		---- --11
IOCA	0x96	—		IOCA[5:0]: PORTA 端口变化中断设置						--00 0000
OPTION	0x81	/PAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111

表 1-3 I/O 相关用户寄存器的地址和复位值

名称	状态		寄存器	地址	复位值
TRISA	PORTA	PORT 端口数字输出 (方向控制) 1 = 关闭 0 = 使能 (关闭上拉)	TRISA[5:0]	0x85	RW-11 1111
/PAPU	1 = 关闭所有 PORTA 上拉功能 0 = 上拉由 WPUA 控制		OPTION[7]	0x81	RW-1
WPUA	PORTA	弱上拉 1 = 使能 0 = 关闭	WPUA[5:0]	0x95	RW-11 1111
PORTA	PORTA	数据输出寄存器	PORTA[5:0]	0x05	RW-xx xxxx
PSINKA	PA5	灌电流 (mA) 1 = 67 0 = 53	PSINKA[1]	0x97	RW-1
	PA4		PSINKA[0]		RW-1
PSRCA	PA5	源电流 (mA) (00) = 3 (01) = 6 / (10) = 6 (11) = 24	PSRCA[3:2]	0x88	RW-11
	PA4		PSRCA[1:0]		RW-11

表 1-4 I/O 相关用户寄存器

1.2. I/O 配置

每个 PORT 端口，均需根据其相应功能配置以下 3 个模块(表 1-5)：

- 弱上拉
- 数字输入
- 数字输出

功能	数字输入	上拉	数字输出	设置
ISP-DATA	On	Off	On	(硬件内置，忽略指令)
ISP-CLK	On	Off	Off	(硬件内置，忽略指令)
/MCLRB	On	上拉	Off	(初始化配置，忽略指令)
时钟输出	(忽略)	Off	On	(初始化配置，忽略指令)
CLKI (EC)	On	(可选)	Off	(初始化配置，忽略指令)
TOUCH	Off	Off	Off	TRISx = 1
LVD	Off ⁽³⁾	Off	Off	TRISx = 1
Timer0 时钟	On	(可选)	Off	TRISx = 1
端口变化中断	On	(可选)	Off	TRISx = 1
PA2-INT	On	(可选)	Off	TRISx = 1
BK0	On	(可选)	Off	TRISx = 1
数字输入	On	(可选)	Off	TRISx = 1
PWM	On	Off	On	TRISx = 0
数字输出	On	Off	On	TRISx = 0

表 1-5 I/O 配置标志和用户寄存器

注：

1. TRISx = 0：“数字输出”使能，“上拉”自动关闭 (忽略 WPUx)。
 2. TRISx = 1：“数字输出”关闭。
 3. 将 PORT 端口设置为 LVD 输入时，其“数字输入”、“上拉”功能被自动关闭。当 LVD 输入需要在不同的通道之间切换使用时，当前未被选择通道的“数字输入”无法关闭，因此 PA4 和 PA5 不应仅在部分时间作为 LVD 输入。
 4. “/PAPU = 1”关闭所有 PAX 端口的“弱上拉”功能。
 5. /MCLR 使能：PA5 的弱上拉功能自动使能 (忽略 WPUA[5])；读 PORTA[5] 的值为“0”。
 6. 对 PORTx 数据输出寄存器进行写操作，I/O 端口将输出相应的逻辑电平。6 个 I/O 的数据寄存器共用相同的地址，写操作实际执行‘读-修改-写’的过程，即先读取 PORTx 端口锁存器值 (输出或输入)，然后修改，再写回 PORTx 数据寄存器。
 7. 数字输出和数字输入功能可以共存，有些应用需要同时使能数字输出和数字输入。
 8. 当 TRISx = 0 时，通过 IDE 界面可选择读取 PORTx 输出或输入锁存器的值。
 9. 完全复位或系统复位时，PORTx 寄存器不会复位，但 TRISx 将被重置为“1”，从而关闭输出。
- PA2-INT 和 PORTA 端口变化中断的设置，请参阅 [章节“中断”](#)。

2. 中断 (INTERRUPTS)




图 2-2 中断结构框图

CPU 支持 7 个中断源，分为 2 组：

1) 非外设中断 (Timer0 和 I/O)

- Timer0 溢出
- PA2-INT (自动上升沿或下降沿中断)
- PORTA 端口变化中断 (软件控制)

2) 外设中断

- Timer2 后分频器溢出
- DATA EEPROM 写完成
- LIRC 和 HIRC 交叉校准完成
- LVD 条件匹配

与其他 Timers 不同，WDT 溢出不会产生中断。除外部 I/O 中断外，其他中断请参阅相应章节。

产生中断时，PC 跳转并执行 “中断服务程序(ISR)”。中断的关闭/使能有多层控制：

- 每个中断源都有其独立的中断使能位：T0IE, INTE, IOCAx, TMR2IE, EEIE, CKMIE, LVDIE。
- 6 个 PAX 中断输入共用一个端口中断使能位：PAIE (PORTA Interrupt Enable)。
- 外设中断有一个总中断使能位：PEIE (PERipheral Interrupt Enable)。
- 如果关闭以上所有控制位，将不会执行从睡眠中唤醒。
- 所有中断都由全局中断使能位控制：GIE (Global Interrupt Enable)。与其他使能位不同，当关闭全局中断使能位时，依然允许从睡眠中唤醒。
- 关闭中断使能位并不影响中断标志位的置位。

中断处理时序如下：

- 自动设置 “GIE = 0”，从而关闭中断。
- 返回地址被压入堆栈，程序指针 PC 加载 0x0004 地址。
- 发生中断后的 1 – 2 个指令周期，跳转到 “中断服务程序(ISR)” 开始处理中断。
- 执行 “从中断返回(RETl)” 指令退出 ISR。在 RETl 之前必须清除所有中断标志位。
- 当 ISR 完成时，PC 返回到中断前的地址，如果在 SLEEP 模式下，则返回到 SLEEP 指令后紧跟的地址。
- 在执行 RETl 时自动设置 “GIE = 1”，从而使能中断。

注： 中断过程中，只有返回 PC 地址被自动保存在堆栈上。如果用户需要保存其他重要的寄存器值(如 W, STATUS 寄存器等)，必须通过指令将这些值正确地写入临时寄存器中，建议使用 GPR 的最后 16 个 bytes 作为临时寄存器，因为所有 bank 共用这 16 个 bytes，而不需要切换 bank 以节省代码。

2.1. 中断相关寄存器汇总

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值(RW)
INTCON	0x0B	GIE	PEIE	T0IE	INTE	PAIE	T0IF	INTF	PAIF	0000 0000
PIE1	0x8C	EEIE	CKMIE	LVDIE	–	–	–	TMR2IE	–	000- --0-
PIR1	0x0C	EEIF	CKMIF	LVDIF	–	–	–	TMR2IF	–	000- --0-
OPTION	0x81	/PAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111
TRISA	0x85	–			PORTA 方向控制					--11 1111
IOCA	0x96	–			PORTA 端口变化中断设置					--00 0000

表 2-6 中断相关寄存器地址和默认值

名称	状态		寄存器	地址	复位值
GIE	全局中断	1 = 使能 (PEIE, 各中断独立使能位适用) 0 = <u>全局关闭</u> (唤醒不受影响)	INTCON[7]	0x0B 0x8B	RW-0
PEIE	外设总中断	1 = 使能 (各中断独立使能位适用) 0 = <u>关闭</u> (无唤醒)	INTCON[6]		RW-0
T0IE	Timer0 溢出中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	INTCON[5]		RW-0
INTE	PA2-INT 外部中断		INTCON[4]		RW-0
PAIE	PORTA 端口变化中断		INTCON[3]		RW-0
T0IF	Timer0 溢出中断标志位	1 = Yes (锁存) 0 = <u>No</u>	INTCON[2]		RW-0
INTF	PA2-INT 外部中断标志位		INTCON[1]		RW-0
PAIF	PORTA 端口变化中断标志位		INTCON[0]		RW-0

表 2-7 INTCON 寄存器

名称	状态		寄存器	地址	复位值
EEIE	EE 写完成中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	PIE1[7]	0x8C	RW-0
CKMIE	LIRC和HIRC交叉校准完成中断		PIE1[6]		RW-0
LVDIE	LVD 中断		PIE1[5]		RW-0
TMR2IE	Timer2与PR2匹配中断		PIE1[1]		RW-0

表 2-8 PIE1 寄存器

名称	状态		寄存器	地址	复位值
EEIF	EEPROM 写完成标志位	1 = Yes (锁存) 0 = <u>No</u>	PIR1[7]	0x0C	RW-0
CKMIF	LIRC和HIRC交叉校准完成标志位		PIR1[6]		RW-0
LVDIF	LVD 中断标志位		PIR1[5]		RW-0
TMR2IF	Timer2与PR2匹配标志位		PIR1[1]		RW-0

表 2-9 PIR1 寄存器

名称	状态		寄存器	地址	复位值
/PAPU	<u>PORTA 上拉</u> 1 = <u>全局关闭</u> 0 = 由 WPUA 控制		OPTION[7]	0x81	RW-1
INTEDG	<u>PA2 中断沿</u> 1 = <u>上升沿</u> 0 = 下降沿		OPTION[6]		RW-1
TRISA	<u>PORTA I/O 数字输出 (方向控制)</u> 1 = <u>输入 (关闭数字输出)</u> 0 = 关闭上拉/下拉		TRISA[5:0]	0x85	RW-111111
IOCA	<u>PORTA 端口变化中断</u> 1 = 使能 0 = <u>关闭</u>		IOCA[5:0]	0x96	RW-000000

表 2-10 OPTION, TRISA 和 IOCA 寄存器

2.2. PA2-INT 和 PORTA 端口变化中断

名称	PA2-INT	PORTA 端口变化中断
通道数	仅PA2	PA0 – PA5 (多达6个通道)
I/O 设置	TRISA[2] = 1	TRISA[x] = 1
其他设置	INTEDG, INTE, GIE, INTF	IOCA, PAIE, GIE, PAIF
触发	上升沿或下降沿 (二选一)	0 → 1 或 1 → 0
需要软件监控?	No	需要

表 2-11 PA2-INT 和 PORTA 端口变化中断之间的区别

PA2-INT 和 PORTA 端口变化中断均为外部 I/O 中断，而两者对 PA2 均适用。如果设置正确，PA2-INT 将在后台运行而无需监督。PORTA 端口变化中断则需要持续的软件监控。对于 PORTA 端口变化中断：

1. 将输入寄存器值锁存到端口变化中断锁存器中(通过读 PORTA)。
2. 当输入电平变化时，输入寄存器值与锁存器值之间的差异将置位 PAIF。
3. 输入寄存器的锁存过程(即读 PORTA 的过程)将更新用于比较的参考电平，如果在 PAIF 置位后立即读 PORTA 即可清除端口变化中断的触发条件。当端口不匹配事件不再存在时，PAIF 可通过指令清除。




图 2-3 PORTA 转变沿中断

3. 应用范例

```
//*****
/* 文件名: TEST_FT62F21x_PA_INT.c
* 功能:    FT62F21x-PA 口电平中断功能演示
* IC:      FT62F211 SOP8
* 晶振:    16M/4T
* 说明:    程序中 DemoPortOut(PA4)输出 100 帧 50Hz 的占空比为 50%的方波后,
*          MCU 进入睡眠,等待中断的发生;当每次 PA2 电平变化中断触发后, 重复以上流程;
*
*
*          FT62F211 SOP8
*          -----
* DemoPortOut--|1(PA4)    (PA3)8|-----NC
* NC-----|2(TKCAP) (PA0)7|-----NC
* NC-----|3(VDD)    (PA1)6|-----NC
* NC-----|4(VSS)    (PA2)5|-----NC
*
*          -----
*/
//*****
#include "SYSCFG.h";
#include "FT62F21X.h";
//*****宏定义*****
#define unchar unsigned char
#define DemoPortOut PA4

unchar FCount;
unchar ReadAPin;
/*-----
* 函数名: interrupt ISR
* 功能:    中断处理函数
* 输入:    无
* 输出:    无
*-----*/

void interrupt ISR(void)
{
    //PA 电平变化中
    if(PAIE && PAIF)
    {
        ReadAPin = PORTA;    //读取 PORTA 数据清 PAIF 标志
        PAIF = 0;           //清 PAIF 标志位
        PAIE = 0;           //暂先禁止 PA0 中断
        IOCA2 = 0;          //禁止 PA0 电平变化中断
    }
}
/*-----
```

* 函数名: POWER_INITIAL

* 功能: 上电系统初始化

* 输入: 无

* 输出: 无

-----*/

void POWER_INITIAL(void)

```
{
    OSCCON = 0B01110000;    //IRCF=111=16MHz/4T=4MHz,0.25μs
    INTCON = 0;              //暂禁止所有中断

    PORTA = 0B00000000;
    TRISA = 0B00000100;      //PA 输入输出 0-输出 1-输入 PA4 输出
    WPUA = 0B00000100;      //PA 端口上拉控制 1-开上拉 0-关上拉

    OPTION = 0B00001000;     //Bit3=1 WDT MODE,PS=000=1:1 WDT RATE
    MCON = 0B00000000;
}
```

/*-----

* 函数名: DelayUs

* 功能: 短延时函数 --16M-4T--大概快 1%左右.

* 输入: Time 延时时间长度 延时时长 Time*2μs

* 输出: 无

-----*/

void DelayUs(unsigned char Time)

```
{
    unsigned char a;
    for(a=0;a<Time;a++)
    {
        NOP();
    }
}
```

/*-----

* 函数名: DelayMs

* 功能: 短延时函数 快 1%

* 输入: Time 延时时间长度 延时时长 Time ms

* 输出: 无

-----*/

void DelayMs(unsigned char Time)

```
{
    unsigned char a,b;
    for(a=0;a<Time;a++)
    {
        for(b=0;b<5;b++)
        {
```

```

        DelayUs(98);
    }
}

/*-----
* 函数名: PA2_Level_Change_INITIAL
* 功能:   PA 端口(PA2)电平变化中断初始化
* 输入:   无
* 输出:   无
-----*/
void PA2_Level_Change_INITIAL(void)
{
    TRISA2 = 1;           //设置 PA2 输入
    ReadAPin = PORTA;     //清 PA 电平变化中断
    PAIF = 0;             //清 PA INT 中断标志位
    IOCA2 = 1;            //使能 PA2 电平变化中断
    PAIE = 1;             //使能 PA INT 中断
}

/*-----
* 函数名: main
* 功能:   主函数
* 输入:   无
* 输出:   无
-----*/
void main()
{
    POWER_INITIAL();      //系统初始化

    while(1)
    {
        for(FCount=0;FCount<100;FCount++)//输出 100 次波形
        {
            DemoPortOut = 1;
            DelayMs(10);
            DemoPortOut = 0;
            DelayMs(10);
        }
        PA2_Level_Change_INITIAL(); //初始化 PA 电平变化中断
        GIE = 1;                //开总中断
        SLEEP();                //睡眠
    }
}

```

联系信息

Fremont Micro Devices Corporation

#5-8, 10/F, Changhong Building
Ke-Ji Nan 12 Road, Nanshan District,
Shenzhen, Guangdong, PRC 518057

Tel: (+86 755) 8611 7811

Fax: (+86 755) 8611 7810

Fremont Micro Devices (HK) Limited

#16, 16/F, Block B, Veristrong Industrial Centre,
34-36 Au Pui Wan Street, Fotan, Shatin, Hong Kong SAR

Tel: (+852) 2781 1186

Fax: (+852) 2781 1144

<http://www.fremontmicro.com>

* Information furnished is believed to be accurate and reliable. However, Fremont Micro Devices Corporation assumes no responsibility for the consequences of use of such information or for any infringement of patents of other rights of third parties, which may result from its use. No license is granted by implication or otherwise under any patent rights of Fremont Micro Devices Corporation. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. Fremont Micro Devices Corporation products are not authorized for use as critical components in life support devices or systems without express written approval of Fremont Micro Devices Corporation. The FMD logo is a registered trademark of Fremont Micro Devices Corporation. All other names are the property of their respective owners.