CA #3 report

محمدعلی زارع 810197626 حمیدرضا خدادادی 810197499

• آپکود ها استاندارد هستند به جز jr که 000001 است.

• مسیرداده:

ساختار کلی مسیرداده همانند مسیر داده نشان داده شده در درس است و دستورات گفته در درس همانطور پیاده سازی شده اند.

برای pc بعدی یک mux چهار ورودی قرار داده شده که به جز ورودی pc + 4 ، یک ورودی آن مستقیم از خروجی رجیستر pc + 1 برای دستور pc + 1 می آید. ورودی دیگر آن برای دستور pc + 1 است که pc + 1 بیت اول pc + 1 را به اول آدرس آن و pc + 1 صفر به آخر آن اضافه شده است و ورودی آخر برای دستور pc + 1 است که آفست داده شده در دستور با pc + 1 جمع میشود و وارد آن میشود. این pc + 1 با سیگنال pc - 1 کنترل میشود.

همینطور برای mux پشت write_register نیز یک ورودی عدد ثابت 31 برای دستور jal در نظر گرفته شده است.

به mux ورودی write_data رجیستر هم یک ورودی اضافه شده که 4 + pc در آن قرار میگیرد. این ورودی برای دستور jal است تا آدرس دستور بعدی را در رجیستر 31 ذخیره کرد.

• کنترار:

کنترلر با توجه به آپکود (6 بیت اول دستور) سیگنال های مورد نیاز را ارسال میکند. کنترلر یک زیرماژول ها توضیح داده شده است. زیرماژول ها توضیح داده شده است. سیگنال zero از ALU نیز وارد کنترلر میشود تا در تصمیم گیری pc_src برای دستورهای / beq استفاده شود.

6 بیت آخر هم به عنوان func وارد کنترلر میشود تا در صورتی که دستور از نوع R-Type بود در زیرماژول Alu_controller استفاده شود.

سیگنال ها نیز در جدول نشان داده شده اند.

استیت ها همانند استیت نشان داده شده در ویدیو درس است. برای دستور bne یک استیت همانند استیت ها این تفاوت که در صورت صفر بودن سیگنال zero اسیگنال pc_write را pc_write استیت اضافه شده که ورودی andi و addi را addi در میاند تا مقدار رجیستر وارد شود و ورودی B را 10 مبکند تا 16 بیت sign extend شده آخر دستور وارد شود و میا توجه به دستور + یا & می شود. یک استیت مشابه هم بعد این دو استیت قرار دارد تا خروجی رجیستر Alu در رجیستر داده شده نوشته شود.

برای jr هم یک استیت اضافه شده تا pc_src مقدار 11 داشته باشد که خروجی رجیستر A که مقدار رجیستر است وارد شود و با سیگنال pc_write دستور بعدی مشخص شود . دستور jal نیز همانند روشی که در ویدیو گفته شد اضافه شده است.

زيرماژول ها:

• reg از reg دو بعدی برای ذخیره دستورها و دیتاها استفاده شده (512 تا 32 reg بیتی) دستورها و دیتاها از فایل memroy.data خوانده میشوند و در این ساختمان داده

CA #3 report

ریخته میشوند. ورودی ماژول آدرس 32 بیتی است که با تقسیم به 4 کردن آن، ایندکس در آرایه به درست می آید و آن را در خروجی قرار میدهد. با خوردن کلاک در صورت بودن سیگنال mem_write ورودی write_data در آدرس ریخته میشود. در صورت وجود سیگنال mem_read نیز داده موجود در آدرس بر روی خروجی read_data قرار میگیرد.

• RegFile : از reg دو بعدی (32 تا 32 بیتی) برای نگه داری استفاده شده است. sindexing در این ماژول همان عدد ورودی است . با خوردن کلاک در صورت وجود سیگنال reg_write در رجیستر شماره write_reg_address ریخته میشود. خروجی های read_data را نشان read_reg 1 / 2

میدهند

مقدار R0 نیز همیشه صفر باقی میماند.

- PC: خروجی آن نشان دهنده آدرس دستور بعدی است. در صورت وجود سیگنال rst مقدار آن صفر میشود و با هر بار اجرای دستور و عملی نیز مقدار next_pc را از mux قبل خود دریافت و در خروجی خود قرار میدهد.
- ALU : عمل مورد نظر که با alu_op مشخص شده و از ALU_controller دریافت میکند را روی دو ورودی 32 بیتی خود اعمال میکند و در خروجی قرار میدهد. همینطور در صورت صفر بودن خروجی سیگنال zero را به بیرون میدهد تا در کنترلر استفاده شود . عمل های ALU در جدول مشخص شده است.
- ALU_Controller : با دریافت 6 بیت func و دو بیت alu_case عمل موردنیاز ALU را مشخص میکند . حالت های آن در جدول آمده است.
 - Shift2 : ورودی خود را دو بیت به سمت چپ شیفت میدهد.
 - SignExtend : ورودی 16 بیت میگیرد و با رعایت علامت آن را به 32 بیت تبدیل میکند.
 (برای استفاده آفست دستور beq / bne در ALU)
 - MUX : چهار نوع mux استفاده شده است.
 - 1. 4 ورودی 32 بیت برای ورودی PC و ورودی دوم ALU
 - 2. 2 ورودی 32 بیت برای خروجی PC و ورودی اول ALU
 - 3. 3 ورودی 5 بیتی برای ورودی آدرس write_reg
 - 4. 3 ورودی 32 بیتی برای ورودی write_data ی رجیستر

مسیر داده و کنتر لر در ماژول Mips32 به هم متصل شده اند.

CA #3 report

برای تست برنامه:


می توانید نام فایل مموری را که در ماژول DataMem که در حال حاضر memory.data است و به صورت دیفالت محتوای برنامه ی اول را اجرا میکند به memory_Q2.data (برای برنامه ی دوم) یا تست خودتان تغییر دهید و نتیجه ی برنامه را چک کنید .

یا میتوانید نام فایل را در ماژول DataMem ثابت نگه دارید و نام اصلی برنامه ی دوم یا تست خودتان را به memory.data تغییر بدهید و برنامه را تست کرده و نتیجه را مشاهده فرمایید .


Arithmetic/Logical Instructions: add, sub, and, or, slt, addi, andi Memory Reference Instruction: lw, sw

Control Flow Instructions: j, jal, jr, beq, bne


• R type format : add-sub-and-or-slt-jr





• I type format : lw-sw-beq-bne-addi-andi



• J type format : j-jal







Control Signals After Detecting The Opcode

Instruction	Туре	Opcode	Func	ALU Op	I or D	ALU Src A	ALU Src B	Reg Dst	Reg Write	Mem To Reg	Mem Read	Mem Write	PC src	PC write	PC WC beq	PC WC bne
add	R	000000	100000	10	-	1	00	01	1	00	-	-	-	-	-	-
sub	R	000000	100010	10	-	1	00	01	1	00	-	-	-	-	-	-
and	R	000000	100100	10	-	1	00	01	1	00	-	-	-	-	-	-
or	R	000000	100101	10	-	1	00	01	1	00	-	-	-	-	-	-
slt	R	000000	101010	10	-	1	00	01	1	00	-	-	-	-	-	-
jr	R	000001	001000	-	-	-	-	-	-	-	-	-	11	1	-	-
lw	ı	100011	NA	00	1	1	10	00	1	01	1	-	-	-	-	-
sw	I	101011	NA	00	1	1	10	-	-	-	-	1	-	-	-	-
addi	ı	001000	NA	00	-	1	10	00	1	00	-	-	-	-	-	-
andi	I	001100	NA	11	-	1	10	00	1	00	-	-	-	-	-	-
beq	I	000100	NA	01	-	1	00	-	-	-	-	-	10	-	1	-
bne	I	000101	NA	01	-	1	00	-	-	-	-	-	10	-	-	1
j	J	000010	NA	-	-	-	-	-	-	-	-	-	01	1	-	-
Jal	J	000011	NA	-	-	-	-	10	1	10	-	-	01	1	-	-

ALU OPERATION					
000	and				
001	or				
010	add				
110	sub				
111	slt				

ALU CASE					
00	lw - sw - addi				
01	beq-bne				
10	and - or - add - sub - slt				
11	andi				

PC SRC SEL					
00	PC + 4				
01	j - jal				
10	beq - bne				
11	jr				

I OR D						
0	Pc					
1	Alu out					

MEM TO REG SEL						
00	ALU out					
01	MDR out					
10	PC + 4					

REG DST SEL						
00	[20:16] instruction					
01	[15:11] instruction					
10	5'b31					

ALU SRC A					
Рс					
A out					

	ALU SRC B
00	B out
01	32'b4
10	Sign extend out
11	Shift out


برنامه ی اول : دستورات و آرایه ی اعداد در مموری

• 110 + 5 + 0 + (-10) + 1000 + (-2) + 53 + 41 + (-1000) + 32 = 229

```
// addi R1, R0, 0 #loop counter
   001000 00000 00001 00000000000000000
   001000_00000_00010_00000000000001010
                           // addi R2, R0, 10 #loop_end
   001000_00000_00011_00000000000000000
                           // addi R3, R0, 0 #address_counter
                           // addi R4, R0, 0 #sum
   001000_00000_00100_00000000000000000
   // lw R5, 1000(R3)
  100011 00011 00101 0000001111101000
   000000_00100_00101_00100_00000_1000000 // addi R4, R4, R5
                                  addi R1, R1, 1
                           //
   addi R3, R3, 4
   j LOOP
10
   101011_00000_00100_0000011111010000 // END_LOOP : sw R4, 2000(R0)
11
12
```

```
249
   250
   251
                        //110
   00000000000000000000000001101110
252
   //5
253
   //0
254
                        //-10
   111111111111111111111111111111110110
255
                        //1000
   00000000000000000000001111101000
256
                        //-2
   111111111111111111111111111111111
257
                        //53
   000000000000000000000000000110101
258
   //41
259
   11111111111111111111110000011000
                        //-1000
260
                        //32
   261
```

در عکس اول محتوای حافظه برای دستورات و در عکس دوم محتوای حافظه برای آرایه ی اعداد (آرایه ی 1000 تایی و با شروع از خانه ی 1000 حافظه) و عکس سوم محتوای رجیستر های استفاده شده در دستورات در پایان اجرا و عکس چهارم محتوای خانه ی 2000 حافظه و خروجی برنامه:



برنامه ی دوم: دستورات و آرایه ی اعداد در مموری

MAX = 110 and index of MAX = 17

```
001000 00000 00001 00000000000000000
                                        // addi R1, R0, 0 #loop_counter
    001000 00000 00010 0000000000010100
                                        // addi R2, R0, 20 #loop_end
    001000 00000 00011 00000000000000000
                                        // addi R3, R0, 0 #address counter
    001000 00000 00100 00000000000000000
                                        // addi R4, R0, 0 #max
    001000 00000 00101 00000000000000000
                                        // addi R5, R0, 0 #max index
                                        // Loop : beq R1, R2, END_LOOP
    000100 00001 00010 00000000000001001
                                                lw R6, 1000(R3) #data
    100011 00011 00110 0000001111101000
    000000 00100 00110 00111 00000 101010
                                        //
                                                slt R7, R4, R6 #max < current
                                                bqe R7, R0, END_DO_UPDATE
    // DO UPDATE : add R4, R0, R6
    000000 00000 00110 00100 00000 100000
11
    000000 00000 00001 00101 00000 100000
                                                     add R5, R0, R1
12
    // END DO UPDATE
    addi R1, R1, 1
13
    001000 00011 00011 00000000000000100
                                                addi R3, R3, 4
14
    000010 000000000000000000000000101
                                                 j LOOP
    101011 00000 00100 0000011111010000
                                        // END LOOP : sw R4, 2000(R0)
    101011 00000 00101 0000011111010100
                                        //
                                                    sw R5, 2004(R0)
17
```

```
250
     00000000000000000000000000001111
                                   //15
251
     //32
252
253
     00000000000000000000000000110101
                                   //53
254
     00000000000000000000000000101001
                                   //41
255
     11111111111111111111111111000011
                                   //-61
256
     //0
257
     00000000000000000000000001010011
                                   //83
258
     111111111111111111111111110100101
                                   //-90
259
     000000000000000000000000000001011
                                   //11
260
     000000000000000000000000000010111
                                   //23
261
     00000000000000000000000000011101
                                   //29
                                   //-10
262
     1111111111111111111111111111110110
     263
                                   //18
264
     //72
265
     000000000000000000000000000010100
                                   //20
266
     000000000000000000000000000010011
                                   //19
267
     11111111111111111111111110001000
                                   //-120
268
     00000000000000000000000001101110
                                   //110
                                   //-11
269
     111111111111111111111111110010010
                                   //-51
270
     1111111111111111111111111111001101
```

در عکس اول محتوای حافظه برای دستورات و در عکس دوم محتوای حافظه برای آرایه ی اعداد (آرایه ی 20 تایی و با شروع از خانه ی 1000 حافظه) و عکس سوم محتوای رجیستر های استفاده شده در دستورات در پایان اجرا و عکس چهارم محتوای خانه های 2000 و 2004 حافظه و خروجی برنامه:

i - ◆ [0]	001000000000001000000000000000000000000	001000000000000100000000000000000000000
i - ♦ [1]	00 100000000000 1000000000000 10 100	001000000000001000000000000010100
<u>+</u> - (2]	00100000000001100000000000000000	001000000000011000000000000000000000000
₫- � [3]	001000000000100000000000000000000000000	001000000000010000000000000000000000000
.	00100000000010100000000000000000	001000000000010100000000000000000000000
.	000 1000000 1000 100000000000000 100 1	000100000010001000000000000001001
.	10001100011001100000001111101000	10001100011001100000001111101000
	00000000100001100011100000101010	00000000100001100011100000101010
.	000100001110000000000000000000000000000	000100001110000000000000000000000000000
. [9]	0000000000001100010000000100000	000000000000110001000000100000
.	00000000000000010010100000100000	00000000000000010010100000100000
	000000000000000000000000000000000000000	000000000000000000000000000000000000000
. [12]	001000000100001000000000000000000000000	001000000010000100000000000000000000000
	001000000110001100000000000000100	001000000110001100000000000000100
	000010000000000000000000000000101	000010000000000000000000000000000000000
	10101100000001000000011111010000	10101100000001000000011111010000
. [16]	101011000000010100000111111010100	10101100000001010000011111010100
	000000000000000000000000000000000000000	000000000000000000000000000000000000000

<u>+</u> (249)	000000000000000000000000000000000000000	0000000000	00000000	00000000	000000
<u>+</u> (250)	15	15			
<u>+</u>	32	32			
<u>+</u>	53	53			
<u>+</u> (253)	41	41			
<u>+</u> (254)	-61	-61			
<u>+</u> (255)	0	-61 0			
<u>+</u> (256)	83	83			
<u>+</u> (257)	-91	83 -91			
<u>+</u> > [258]	11	11			
<u>+</u> (259)	23	23			
<u>+</u> (260)	29	23 29			
± - ♦ [261]	-10	-10			
<u>+</u> (262)	18	18 72			
<u>+</u> (263)	72	72			
.	20	20 19			
<u>+</u> (265)	19	19			
.	-120	-120			
<u>+</u>	110	110			
± - ♦ [268]	-110	-110			
<u>+</u>	-51	-51			
<u>+</u> - (270]	000000000000000000000000000000000000000	0000000000	00000000	00000000	000000

