CA#2 Report

آیکود ها استاندارد هستند به جز ir که 000001 است.

• مسیرداده:

ساختار کلی مسیرداده همانند مسیر داده نشان داده شده در درس است و دستورات گفته در درس همانطور پیاده سازی شده اند. pc برای pc بعدی یه pc به جار ورودی قرار داده شده که به جز ورودی pc + 4 ، یک ورودی آن مستقیم از pc برای ورجیستر برای دستور pc است که 4 بیت اول pc را به اول آدرس آن و 2 صفر به آخر آن اضافه شده است و ورودی آخر برای دستور pc به pc است که آفست داده شده در دستور pc + 4 بیگنال pc و وارد آن میشود. این pc با pc با pc کنترل میشود.

همینطور برای mux پشت write_register نیز یک ورودی عدد ثابت **31** برای دستور **jal** در نظر گرفته شده است. به mux ورودی write_data رجیستر هم یک ورودی اضافه شده که pc + 4 در آن قرار میگیرد. این ورودی برای دستور jal است تا آدرس دستور بعدی را در رجیستر 31 ذخیره کرد.

• کنترلر:

کنترلر با توجه به آپکود (6 بیت اول دستور) سیگنال های مورد نیاز را ارسال میکند. کنترلر یک زیرماژول هم برای سیگنال مورد نیاز ALU دارد که در زیرماژول ها توضیح داده شده است.

سیگنال zero از ALU نیز وارد کنترلر میشود تا در تصمیم گیری pc_src برای دستورهای beq / bne استفاده شود. 6 بیت آخر هم به عنوان func وارد کنترلر میشود تا در صورتی که دستور از نوع R-Type بود در زیرماژول alu_controller استفاده شود.

سیگنال ها نیز در جدول نشان داده شده اند.

• زيرماژول ها:

• reg از reg دو بعدی برای ذخیره دستور ها استفاده شده (512 تا 32 reg بیتی) دستور ها از فایل instructionMem خوانده میشوند و در این ساختمان داده ریخته میشوند و رودی ماژول آدرس 32 بیتی است که با تقسیم به 4 کردن آن، ایندکس در آرایه به درست می آید و آن را در خروجی قرار میدهد.

- DataMem : شیوه نگه داره و پر کردن داده و ایندکسینگ همانند InstructionMem است و از فایل write_data در صورت بودن سیگنال mem_write ورودی write_data در آدرس ریخته میشود.
 - در صورت وجود سیگنال mem_read نیز داده موجود در آدرس بر روی خروجی read_data قرار میگیرد.
- reg : از reg دو بعدی (32 تا 32 بیتی) برای نگه داری استفاده شده است. ایندکسینگ در این ماژول همان عدد ورودی است. با خوردن کلاک در صورت وجود سیگنال reg_write ، دیتای write_data در رجیستر شماره write_reg_address ریخته میشود.
 - خروجی های read_data نیز همیشه محتویات آدرس های read_reg1/2 را نشان میدهند. مقدار RO نیز همیشه صفر باقی میماند.
 - PC: خروجی آن نشان دهنده آدرس دستور بعدی است. در صورت وجود سیگنال rst مقدار آن صفر میشود و با هر
 کلاک نیز مقدار next_pc را در خروجی خود قرار میدهد.
 - ALU : عمل مورد نظر که با alu_op مشخص شده و از ALU_controller دریافت میشود را روی دو ورودی 32 بیتی خود اعمال میکند و در خروجی قرار میدهد. همینطور در صورت صفر بودن خروجی سیگنال zero را به بیرون میدهد تا در کنترلر استفاده شود. عمال های alu در جدول مشخص شده است.
 - ◆ ALU_Controller: با دریافت 6 بیت func و دو بیت alu_case عمل موردنیاز ALU را مشخص میکند.
 حالت های آن در جدول آمده است.
 - Shift2 : ورودی خود را دو بیت به سمت چپ شیفت میدهد.
- SignExtend : ورودی 16 بیت میگیرد و با رعایت علامت آن را به 32 بیت تبدیل میکند. (برای استفاده آفست دستور beq/bne در adder)
 - Adder : دو ورودی 32 بیتی خود را جمع میکند و در خروجی قرار میدهد.
 - MUX : چهار نوع mux استفاده شده است.
 - 1. 4 ورودى 32 بيت براى ورودى PC
 - 2. 2 ورودى 32 بيت براى ورودى دوم ALU

- write_reg ورودی 5 بیتی برای ورودی آدرس 3
- 4. 3 ورودی 32 بیتی برای ورودی write_data رجیستر

مسیر داده و کنتر لر در ماژول Mips32 به هم متصل شده اند .


برای تست برنامه:

می توانید نام فایل ها را در ماژول های InstructionMem و DataMem که در حال حاضر instruction_Q2.data و memory.data و memory.data هستند و به صورت دیفالت محتوای برنامه ی اول را دارد ، به memory.data و memory_Q2.data

یا میتوانید نام فایل ها را در ماژول ها را ثابت نگه بدارید ، و نام اصلی فایل های برنامه ی دوم یا تست خودتان را به instruction.data و memory.data تغییر بدهید و برنامه را تست کنید .


R type format :

→ add-sub-and-or-slt-jr




I type format:

→ lw-sw-beq-bne-addi-andi



J type format:

 → j-jal



Control Signals

Instruction	Туре	Opcode	Func	Meaning	ALU Op	ALU Src	Reg Dst	Reg Write	Mem To Reg	Mem Read	Mem Write	PC src
add	R	000000	100000	Add	10	0	01	1	0	0	0	00
Sub	R	000000	100010	Subtract	10	0	01	1	0	0	0	00
And	R	000000	100100	Bitwise AND	10	0	01	1	0	0	0	00
Or	R	000000	100101	Bitwise OR	10	0	01	1	0	0	0	00
Slt	R	000000	101010	Set to 1 if Less Than	10	0	01	1	0	0	0	00
Jr	R	000001	001000	Jump to Address in Register	-	-	-	-	-	-	-	01
Lw	1	100011	NA	Load Word	00	1	00	1	1	1	0	00
Sw	I	101011	NA	Store Word	00	1	-	0	-	0	1	00
Addi	I	001000	NA	Add Immediate	00	1	00	1	0	0	0	00
Andi	I	001100	NA	Bitwise AND Immediate	11	1	00	1	0	0	0	00
Beq	I	000100	NA	Branch if Equal	01	1	-	0	-	-	-	00/11
Bne	I	000101	NA	Branch if Not Equal	01	1	-	0	-	-	-	00/11
J	J	000010	NA	Jump to Address	-	-	-	-	-	-	-	10
Jal	J	000011	NA	Jump and Link	-	-	10	-	10	-	-	10

mem to reg sel				
00	ALU result			
01	Read data			
10	PC + 4			


reg dst sel				
00	[20:16] instruction			
01	[15:11] instruction			
10	32'b32			

PC src sel				
00	PC + 4			
01	jr			
10	j – jal			
11	beq - bne			

ALU OPERATION				
000	and			
001	or			
010	add			
110	sub			
111	slt			

ALU case				
00	lw - sw - addi			
01	Beq-bne			
10	and-or-add-sub-slt			
11	andi			

ALU src sel				
0	read data 2			
1	address			




برنامه اول: دستورات در اینستراکشن و آرایه اعداد در مموری

• 110 + 5 + 0 + (-10) + 1000 + (-2) + 53 + 41 + (-1000) + 32 = 229

```
■ instructions.data ×

              F memory.data
C: > altera > 13.0sp1 > CA ca2 test > F instructions.data
    001000 00000 00001 00000000000000000
                                  // addi R1, R0, 0 #loop counter
    001000 00000 00010 00000000000001010
                                  // addi R2, R0, 10 #loop end
    001000 00000 00011 00000000000000000
                                  // addi R3, R0, 0 #address counter
    001000 00000 00100 00000000000000000
                                  // addi R4, R0, 0 #sum
    000100 00001 00010 00000000000000101
                                  // LOOP : beg R1, R2, END LOOP
    100011 00011 00101 00000011111101000
                                         1w R5, 1000(R3)
                                  11
    000000 00100 00101 00100 00000 100000
                                  11
                                         addi R4, R4, R6
    001000 00001 00001 00000000000000000
                                  11
                                        addi R1, R1, 1
                                        addi R3, R3, 4
    001000 00011 00011 00000000000000100
                                  11
10
    000010 000000000000000000000000100
                                         i LOOP
    101011 00000 00100 0000011111010000
                                  // END LOOP : sw R4, 2000(R0)
11
12
    13
    F instructions.data
                     F memory.data ×
 C: > altera > 13.0sp1 > CA_ca2_test > ■ memory.data
 250
       251
       00000000000000000000000000001101110
                                           //110
 252
       115
 253
       1/0
 254
       1111111111111111111111111111111110110
                                           //-10
 255
       000000000000000000000001111101000
                                           //1000
 256
       11111111111111111111111111111111111
                                           11-2
 257
       0000000000000000000000000000110101
                                           //53
                                           //41
 258
       259
       1111111111111111111111110000011000
                                           //-1000
 260
       1/32
 261
       9999999999999999999999999999999
```

در عکس اول محتوای رجیستر های استفاده شده در دستورات و در عکس دوم محتوای حافظه (آرایه ی اعداد با شروع از خانه ی 1000) و عکس سوم محتوای خانه ی 2000 حافظه و نتیجه ی نهایی برنامه:



برنامه دوم: دستورات در اینستراکشن و آرایه ی اعداد در مموری

MUX = 110 and index of MUX = 17

```
■ memory.data ×

instructions.data X
C: > altera > 13.0sp1 > CA_ca2_test > F memory.data
    250
251
    00000000000000000000000000000001111
                             //15
252
    //32
253
    254
    //41
                            //-61
255
    111111111111111111111111111111000011
256
    110
257
    000000000000000000000000000001010011
                             //83
258
    1111111111111111111111111111110100101
                             //-90
259
    //11
260
    1/23
261
    1/29
262
                             //-10
    11111111111111111111111111111111111111
263
    //18
264
    000000000000000000000000000001001000
                             1/72
265
    1/20
266
    000000000000000000000000000000011
                             //19
267
    11111111111111111111111111110001000
                             //-120
268
    0000000000000000000000000001101110
                             //110
269
    11111111111111111111111111110010010
                             //-11
270
    11111111111111111111111111111001101
                             //-51
271
    999999999999999999999999999999
272
```

```
■ instructions.data ×
                   F memory.data
C: > altera > 13.0sp1 > CA ca2 test > F instructions.data
      001000 00000 00001 00000000000000000
                                             // addi R1, R0, 0 #loop_counter
      001000 00000 00010 00000000000010100
                                             // addi R2, R0, 20 #loop_end
      001000 00000 00011 00000000000000000
                                             // addi R3, R0, 0 #address_counter
    001000 00000 00100 0000000000000000
                                             // addi R4, R0, 0 #max
                                             // addi R5, R0, 0 #max_index
      001000 00000 00101 00000000000000000
                                             // Loop : beg R1, R2, END LOOP
      000100 00001 00010 00000000000001001
      100011 00011 00110 00000011111101000
                                             11
                                                      lw R6, 1000(R3) #data
      000000 00100 00110 00111 00000 101010
                                            11
                                                      slt R7, R4, R6 #max < current
                                                      bge R7, R0, END_DO_UPDATE
      000100 00111 00000 000000000000000000
      000000 00000 00110 00100 00000 100000
                                             // DO_UPDATE : add R4, R0, R6
 11
      000000 00000 00001 00101 00000 100000
                                                           add R5, R0, R1
                                             // END DO UPDATE
 12
      001000 00001 00001 00000000000000000
 13
                                             11
                                                      addi R1, R1, 1
 14
      001000 00011 00011 00000000000000100
                                             11
                                                     addi R3, R3, 4
 15
      000010 00000000000000000000000000101
                                             11
                                                      j LOOP
 16
      101011 00000 00100 0000011111010000
                                             // END_LOOP : sw R4, 2000(R0)
 17
      101011 00000 00101 0000011111010100
                                                          sw R5, 2004(R0)
```

در عکس اول محتوای رجیستر های استفاده شده در دستورات و در عکس دوم محتوای حافظه (آرایه ی اعداد با شروع از خانه ی 1000) و عکس سوم محتوای خانه ی 2000 و 2004 حافظه و نتیجه ی نهایی برنامه:

	C (C)(3005-10)(5)	
/TB/mips/dp/regfile/reg_memory	32'h00000000 32	32'h00000000 32'h0
± - ∜ [0]	32'h00000000	32'h00000000
<u>+</u>	32'h00000014	32'h00000014
☆ - 分 [2]	32'h00000014	32'h00000014
	32'h00000050	32'h00000050
	32'h0000006e	32'h0000006e
<u>+</u> -4> [5]	32'h00000011	32'h00000011
<u>+</u> - ∜ [6]	32'hffffffcd	32'hf)ffffcd
<u> </u>	32'h00000000	32'h00000000
±	32'500000000	32/500000000

