

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н. Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н. Э. Баумана)

ФАКУЛЬТЕТ «Информатика и системы управления»	
КАФЕДРА «Программное обеспечение ЭВМ и информационные технологии»	

Отчет по лабораторной работе № 2 по дисциплине "Архитектура ЭВМ"

Тема Изучение принципов работы микропроцессорного ядра RISC-V							
Студент _ Хамзина Р. Р.							
Группа <u>ИУ7-53Б</u>							
Оценка (баллы)							
Преподаватель _ Дубровин Е. Н.							

Содержание

Bı	Введение									
1	новные теоретические сведения	4								
2	Задание 1									
	2.1	Результат выполнения	5							
	2.2	Вывод	8							
3	Задание 2									
	3.1	Результат выполнения	9							
	3.2	Вывод	9							
4	Зад	дание 3	10							
	4.1	Результат выполнения	10							
	4.2	Вывод	10							
5	Зад	цание 4	11							
	5.1	Результат выполнения	11							
	5.2	Вывод	11							
6	Зад	цание 5	12							
	6.1	Проверка результата	12							
	6.2	Стадии выполнения команды, обозначенной в тексте програм-								
		мы символом	12							
	6.3	Трасса выполнения программы	14							
	6.4	Оптимизация программы	15							
За	клю	очение	19							

Введение

Основной целью данной лабораторной работы является ознакомление с принципами функционирования, построения и особенностями архитектуры суперскалярных конвейерных микропроцессоров. Дополнительной целью работы является знакомство с принципами проектирования и верификации сложных цифровых устройств с использованием языка описания аппаратуры SystemVerilog и ПЛИС.

1 Основные теоретические сведения

Изучение архитектуры суперскалярных конвейерных микропроцессоров используется синтезируемое описание микропроцессорного ядра Taiga, реализующего систему команд RV32I семейства RISC-V. Данное описание выполнено на языке описания аппаратуры SystemVerilog.

Термин RISC-V является названием для семейства различных систем команд, которые строятся вокруг базового набора команд, путем внесения в него различных расширений. В данной работе исследуется набор команд RV32I, который включает в себя основные команды 32-битной целочисленной арифметики кроме умножения и деления.

Дизассемблировать программу по индивидуальному варианту.

2.1 Результат выполнения

На рисунке 2.1 представлен исходный текст исследуемой программы для варианта № 18.

```
C:\User\KhamzinaNew\riscv-lab\src\var18.s - Notepad++
File Edit Search View Encoding Language Settings Macro Run Plugins Window ?
🗎 var18.s 🗵
            .section .text
            .globl _start;
            len = 9 #Размер массива
            enroll = 2 #Количество обрабатываемых элементов за одну итерацию
            elem sz = 4 #Размер одного элемента массива
     _start:
            la x1, _x
            addi x20, x1, elem_sz*(len+1) #Ampec элемента, следующего за последнии x31, 0(x1)
 10
            addi x1, x1, elem_sz*1
 11
 12 lp:
            lw x2, 0(x1) #!
            lw x3, 4(x1)
            bltu x2, x31, lt1
 15
 16
            add x31, x0, x2
 17 lt1:
           bltu x3, x31, 1t2
           add x31, x0, x3
 19 lt2:
 20
            add x1, x1, elem_sz*enroll
 21
            bne x1, x20, lp
 22
    lp2: j lp2
 24
            .section .data
            .4byte 0x1
 25
     _x:
 26
            .4byte 0x2
 27
            .4byte 0x3
 28
            .4byte 0x4
 29
            .4byte 0x8
 30
            .4byte 0x6
 31
            .4byte 0x7
 32
            .4byte 0x5
            .4byte 0x4
```

Рисунок 2.1 – Текст программы

Дизассемблерный листинг данной программы показан на рисунке 2.2.

```
🚷 MINGW32:/c/User/KhamzinaNew/riscv-lab/src
 var18.elf:
                    file format elf32-littleriscv
 SYMBOL TABLE:
 80000000 1 d .text 00000000 .text
80000000 | d .text 00000000 .text

80000038 | d .data 00000000 .data

00000000 | df *ABS* 00000000 var18.0

00000009 | *ABS* 00000000 enroll

00000004 | *ABS* 00000000 enroll

00000004 | .text 00000000 _x

80000038 | .data 00000000 _x

80000014 | .text 00000000 | lt

80000024 | .text 00000000 | lt

80000026 | .text 00000000 | lt

80000034 | .text 00000000 | lt

80000000000 g .text 00000000 _start

80000005c g .data 00000000 end
                      .data 00000000 _end
 8000005c g
 Disassembly of section .text:
 80000000 <_start>:
80000000: 00000097
80000004: 03808093
80000008: 02808a13
8000000c: 0000af83
80000010: 00408093
                                                      auipc
                                                                 x1,0x0
                                                      addi
                                                                 x1,x1,56 # 80000038 <_x>
                                                      addi
                                                                 x20,x1,40
                                                                 x31,0(x1)
                                                      ٦w
                                                      addi
                                                                 x1, x1, 4
 80000014 <lp>: 0000a103
 80000014: 0000a103
80000018: 0040a183
                                                      ٦w
                                                                 x2,0(x1)
                                                      ٦w
                                                                 x3,4(x1)
 8000001c: 01f16463
                                                      bltu
                                                                 x2,x31,80000024 < lt1>
 80000020:
                   00200fb3
                                                      add
                                                                 x31,x0,x2
 80000024 <1t1>:
 80000024: 01f1e463
80000028: 00300fb3
                                                      bltu
                                                                 x3,x31,8000002c <1t2>
                                                                 x31,x0,x3
                                                      add
 8000002c <1t2>:
 8000002c: 00808093
80000030: ff4092e3
                                                      addi
                                                                 x1,x1,8
                                                                 x1,x20,80000014 <lp>
                                                      bne
 80000034 <1p2>:
                     0000006f
 80000034:
                                                     jal
                                                                 x0,80000034 <1p2>
 Disassembly of section .data:
 80000038 <_x>:
 80000038: 0001
                                                      c.addi x0,0
 8000003a:
                     0000
                                                      unimp
 8000003c:
                   0002
                                                      0x2
                   0000
 8000003e:
                                                      unimp
                   00000003
 80000040:
                                                                 x0,0(x0) # 0 < enroll - 0x2>
                                                      c.addi4spn
 80000044:
                     0004
                                                                            x9,x2,0
 80000046:
                    0000
                                                      unimp
                                                      c.addi4spn
 80000048:
                   8000
                                                                          x10,x2,0
                                                      unimp
 8000004a:
                     0000
 8000004c:
                     0006
                                                      0x6
                                                      unimp
 8000004e:
                     0000
 80000050:
                     00000007
                                                      0x7
 80000054:
                     0005
                                                      c.addi x0,1
 80000056:
                      0000
                                                      unimp
 80000058:
                      0004
                                                      c.addi4spn
                                                                          x9,x2,0
 riscv64-unknown-elf-objcopy -O binary --reverse-bytes=4 var18.elf var18.bin
 xxd -g 4 -c 4 -p var18.bin var18.hex
```

Рисунок 2.2 – Дизассемблированный листинг исходной программы

В листинге 2.1 приведен псевдокод на языке С, поясняющий работу представленной программы.

Листинг 2.1 – Псевдокод программы на языке С

```
1 #define LEN 9
 2 #define ENROLL 2
 3 #define ELEM SZ 4
5 | \mathbf{int} \times [] = \{1, 2, 3, 4, 8, 6, 7, 5, 4\};
 7 int main (void)
8 {
9
       int * x1 = x;
       int x20 = ELEM SZ * (LEN + 1);
10
       int x31 = _x[0];
11
       x1 += ELEM SZ * 1
12
13
       do
14
       {
15
            int x2 = x1[0];
16
            int x3 = x1[4];
17
18
            if (!(x2 < x31))
19
20
            {
                x31 = x2;
21
22
            }
23
            if (!(x3 < x31))
24
            {
25
                x31 = x3;
26
27
            }
28
29
           x1 += ELEM SZ * ENROLL;
30
       } while ( x1 != x20 );
31
32
33
       while (1) {}
34|}
```

2.2 Вывод

Проанализировав исходный текст программы, можно сделать вывод о том, что в регистре ${\bf x}31$ в конце выполнения программы должно содержаться значение $0{\bf x}8$.

Получить снимок экрана, содержащий временную диаграмму выполнения стадий выборки и диспетчеризации команды с адресом 8000002 на 2-ой итерации.

3.1 Результат выполнения

На рисунке 3.1 представлена диаграмма, соответствующая этапам выборки и диспетчеризации требуемой команды.




Рисунок 3.1 – Диаграмма, соответствующая этапам выборки и диспетчеризации

3.2 Вывод

Выборка и диспетчеризация данной команды происходят на 33 и 34 тактах соответственно.

Получить снимок экрана, содержащий временную диаграмму выполнения стадии декодирования и планирования на выполнение команды с адресом 80000030 на 2-ой итерации.

4.1 Результат выполнения

Диаграмма, соответствующая этапам декодирования и планирования требуемой команды, показана на рисунке 4.1.




Рисунок 4.1 – Диаграмма, соответствующая этапам декодирования и планирования

4.2 Вывод

Так как данная команда выполняет арифметическую операцию, значения сигналов rs1 conflict и rs2 conflict равны 0, конфликт не возникает.

Получить снимок экрана, содержащий временную диаграмму выполнения стадии выполнения команды с адресом 8000001с на 2-ой итерации.

5.1 Результат выполнения

На рисунке 5.1 представлена диаграмма, соответствующая этапу выполнения требуемой команды.




Рисунок 5.1 – Диаграмма, соответствующая этапу выполнения

5.2 Вывод

Данная команда является командой загрузки и выполняется 3 такта. В следующем такте возникает конфликт из-за обращения к памяти, в которую происходит загрузка в текущем такте.

6.1 Проверка результата

Значение регистра х31 на момент окончания выполнения программы, показанное на рисунке 6.1, равно значению, полученному в Задании 1.




Рисунок 6.1 – Результат выполнения программы

6.2 Стадии выполнения команды, обозначенной в тексте программы символом

Для программы по индивидуальному варианту № 18 заданным символом обозначена команда lwx2, 0(x1), находящаяся по адресу 0x80000014.

На рисунках 6.2-6.4 показаны временные диаграммы сигналов данной команды для стадий выборки и диспетчеризации, декодирования и планирования на выполнение и выполнения.




Рисунок 6.2 – Выборка и диспетчеризация команды




Рисунок 6.3 – Декодирование команды




Рисунок 6.4 – Выполнение команды

6.3 Трасса выполнения программы

Анализируя трассу выполнения программы, представленной на рисунке 6.5, можно сделать вывод о том, что конфликты возникают тогда, когда блок обращения к памяти не успевает загрузить необходимое для выполнения команды условного перехода (bltux2, x31) значение. Это происходит потому, что блок обращения к памяти выполняет загрузку за три такта, а команда условного перехода следует за загрузкой нужной переменной через одну команду, таким образом блок обращения к памяти только завершает третий такт обработки.

Адрес	Код команды	Команда	id	Номер такта 1 2 3 4 5 6 7 8 9 101111213141516137181920 21122 23 24 255 021728 293 3132 33 34 35 36 37 38 39 40 4142 43 44 45 46 47 48 49 50 51 52 53 54 55 56
80000000 <_start>	00000097	auipc x1,0x0	θ	1 2 3 4 3 6 7 6 9 10111213141310171019202122232423202720293031323334330034401422344434444440493033323334330
80000004	03808093	addi x1,x1,56 #80000038 < x>	1	FID D AL
8000008	02808a13	addi x20,x1,40	2	F ID D AL
8000000c	0000af83	lw x31,0(x1)	3	F ID D M1 M2 M3
80000010	00408093	addi x1,x1,4	4	FID D AL
80000014 <lp></lp>	0000a103	lw x2,0(x1)	5	FID D MIM2M3
80000018	0040a183	lw x3,4(x1)	6	FID D M1 M2 M3
8000001c	01f16463	bltu x2,x31,80000024 <lt1></lt1>	7	F ID D C B
80000020	00200fb3	add x31.x0.x2	0	FIDW DAL
80000024 <lt1></lt1>	01fle463	bltu x3,x31,8000002c <lt2></lt2>	1	FIDWD B
80000028	00300fb3	add x31.x0.x3	2	FIDWDAL
8000002c <lt2></lt2>	00808093	addi x1,x1,8	3	FIDWDAL
80000030	ff4092e3	bne x1,x20,80000014 <lp></lp>	4	F ID W D B
80000034 <lp2></lp2>	0000006f	jal x0,80000038 <lp2></lp2>	5	F ID W D X
80000034 < x>	00000001	c.addi x0,0	6	FID W DX
80000036 C_X2	00000001	<pre><invalid operation=""></invalid></pre>	7	FIDX
80000030	00000002	<pre><invalid operation=""></invalid></pre>	0	F AD A
80000040	00000002	<pre><invalid operation=""></invalid></pre>	1	ÉX
80000044 80000014 <lp></lp>	00000003 0000a103	lw x2.0(x1)	5	FID D MI M2 M3
80000014 <tp></tp>	0040a103	lw x3,4(x1)	6	FID MINAMS
80000018 8000001c	01f16463	bltu x2,x31,80000024 <lt1></lt1>	7	FID O C B
80000010	00200fb3	add x31,x0,x2	9	F I D W D AL
80000020 80000024 <\t1>	01f1e463	bltu x3.x31,8000002c <lt2></lt2>	1	F 10 W D B
80000024 <(t1>	00300fb3		2	FIDWD AL
8000002c <lt2></lt2>	00808093	addi x1,x1,8	3	F ID W D AL
80000030	ff4092e3	bne x1,x20,80000014 <lp></lp>	4	F ID W D B
80000014 <lp></lp>	0000a103	lw x2,0(x1)	5	F ID W D M1M2 M3
80000018	0040a183	lw x3,4(x1)	6	
8000001c	01f16463	bltu x2,x31,80000024 <lt1></lt1>	7	F IDW D C B
80000020	00200fb3	add x31,x0,x2	θ	F ID W W D X
80000024 <lt1></lt1>	01fle463	bltu x3,x31,8000002c <lt2></lt2>	1	F ID W W D B
80000028	00300fb3	add x31,x0,x3	2	F ID W W D X
8000002c <lt2></lt2>	00808093	addi x1,x1,8	3	F ID W W D AL
80000030	ff4092e3	bne x1,x20,80000014 <lp></lp>	4	F ID W W D B
80000014 <lp></lp>	0000a103	lw x2,θ(x1)	5	F ID W W D M1/M2/M3
80000018	0040a183	lw x3,4(x1)	6	F ID W W D M1M2M3
8000001c	01f16463	bltu x2,x31,80000024 <lt1></lt1>	7	F ID W W D C B
80000024 <lt1></lt1>	01f1e463	bltu x3,x31,8000002c <lt2></lt2>	θ	F ID W W W D B
8000002c <lt2></lt2>	00808093	addi x1,x1,8	1	F ID W W W D AL
80000034	fc0a1ce3	bne x20,x0,80000014 <lp></lp>	2	F ID W W W D B
80000014 <lp></lp>	0000a103	lw x2,0(x1)	3	F ID W W W D X
80000018	0040a183	lw x3,4(x1)	4	F ID W W W X
8000001c	01f16463	bltu x2,x31,80000024 <lt1></lt1>	5	F ID W W X
80000024 <lt1></lt1>	01fle463	bltu x3,x31,8000002c <lt2></lt2>	6	F ID W X
8000002c <lt2></lt2>	00808093	addi x1,x1,8	7	F ID X
80000030	ff4092e3	bne x20,x0,80000014 <lp></lp>	θ	F X
80000034 <lp2></lp2>	0000086f	jal x0,80000034 <lp2></lp2>	1	
80000034 <lp2></lp2>	0000006f	jal x0,80000034 <lp2></lp2>	Θ	F ID D B
80000038 <_x>	00000001	c.addi x0,0	1	F ID D X
8000003c	00000002	<invalid operation=""></invalid>	2	F ID X
88888848	00000003	<invalid operation=""></invalid>	3	FX
80000044	00000004	<invalid operation=""></invalid>	4	FX
80000034 <lp2></lp2>	0000006f	jal x0,80000034 <lp2></lp2>	θ	F ID D B
80000034 <lp2></lp2>	0000006f	jal x0,80000034 <lp2></lp2>	1	F ID D E
	Код		1.1	1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56
Адрес	команды	Команда	id	Номео такта

Рисунок 6.5 – Трасса выполнения программы

6.4 Оптимизация программы

Для оптимизации программы необходимо переставить команды для устранения конфликтов: число конфликтов можно сократить, если вынести команды загрузки значений х2 и х3 из цикла, в таком случае конфликт возникнет только при первой итерации цикла.

На рисунке 6.6 приведен текст оптимизированной программы по индивидуальному варианту, на рисунке 6.7 - ее дизассемблерный листинг.

```
C:\User\KhamzinaNew\riscv-lab\src\var18_fixed.s - Notepad++
 File Edit Search View Encoding Language Settings Macro Run Plugins Window ?
 ■ var18_tras.s 🗵 📃 var18_fixed.s 🗵
                         .section .text
.globl _start;
len = 9 #Fasmen массива
enroll = 2 #Количество обрабатываемых элементов за одну итерацию
elem_sz = 4 #Fasmen одного элемента массива
                        la x1, _x
addi x20, x1, elem_sz*(len+1) #Апрес элемента, следующего за последним
x31, 0(x1)
addi x1, x1, elem_sz*1
lw x2, 0(x1)
   12
13
14 lp:
15
16
17 lt1:
18
              lw x3, 4(x1)
                        bltu x2, x31, lt1
add x31, x0, x2
bltu x3, x31, lt2
add x31, x0, x3
         lt1:
   19
20
21
         add x1, x1, elem_sz*enroll
lw x2, 0(x1)
lw x3, 4(x1)
bne x1, x20, lp
lp2: j lp2
   22
23
24
25
                          .section .data
                         .4byte 0x1
.4byte 0x2
                        .4byte 0x2
.4byte 0x3
.4byte 0x4
.4byte 0x8
.4byte 0x6
.4byte 0x7
.4byte 0x5
.4byte 0x4
  29
30
31
32
33
34
35
```

Рисунок 6.6 – Оптимизированный код программы

Рисунок 6.7 – Дизассемблерный листинг оптимизированной программы

Трасса выполнения оптимизированной программы приведена на риснуке 6.8.




Рисунок 6.8 – Трасса выполнения оптимизированной программы
В результате оптимизации удалось устранить 3 из 4 конфликтов.

Заключение

В ходе лабораторной работы были изучены принципы функционирования и построения, а также особенности архитектуры суперскалярных конвейерных микропроцессоров на примере микропроцессорного ядра Taiga, реализующего систему команд семейства RISC-V. Таким образом, цель данной работы была достигнута.