



1. 总线的基本概念


- 总线是连接多个部件的信息传输线，是各部件共享的传输介质
- 当多个部件与总线相连时，如果出现两个/两个以上的部件同时向总线发送信息，势必导致信号冲突，传输无效，因此在某一时刻内，只允许一个部件向总线发送信息，而多个部件可以同时从总线接受相同的信息
- 总线并不是一根线，而是由许多传输线或通路组成



2. 总线的分类

2.1 片内总线

片内总线即芯片内部的总线，用于CPU芯片内部各寄存器之间以及寄存器与ALU之间的连接





2. 总线的分类

2.2 系统总线

系统总线指CPU、主存、IO设备各大部件之间的信息传输线，分为三类



数据总线：用来传输各功能部件之间的数据信息，它是**双向**传输总线，其位数与机器字长、存储字长有关

地址总线：用来指出数据总线上的数据在主存单元的地址或IO设备的地址，地址总线上的代码用来指明CPU欲访问的存储单元或IO端口的地址，由CPU输出，一般是**单向传输**地址线的位数与存储单元的个数有关，若地址线为m根，对应的存储单元个数为 2^m

控制总线：用来发出各种控制信号，对于控制总线总体来说，它是**双向**的



2. 总线的分类

2.3 通信总线



通信总线用于主机与外部I/O设备之间或不同计算机系统之间的通信
这类总线需要适应不同的传输距离、速率和电气规范



2. 总线的分类

2.4 I/O总线



I/O总线用于连接主机与其内部各类I/O控制器（如显卡、网卡等）
通常采用标准化内部总线协议，如PCI、PCI Express等



3. 总线的性能指标

总线宽度：通常指总线数据的宽度

总线带宽：可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量， $\text{总线带宽} = \text{总线宽度} * \text{总线工作频率}$

总线工作频率：总线上各种操作的频率，实际上指1秒内传送几次数据

若总线周期 = N个时钟周期，则总线的工作频率 = 时钟频率 / N

此外，若一个时钟周期可以传送K次数据，则总线工作频率是总线时钟频率的K倍

总线传输周期：指一次总线操作所需的时间，包括申请阶段、寻址阶段、传输阶段和结束阶段。总线传输周期通常由若干总线时钟周期构成

时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线

总线复用：一条信号线上分时传送两种信号

信号线数：地址总线、数据总线、控制总线三种总线数的总和

总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等

其他指标：如负载能力、电源电压、总线宽度能否扩展等



3. 总线的性能指标

25. 【2014统考真题】某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输速率（总线带宽）是（ ）。

- A. 132MB/s
- B. 264MB/s
- C. 528MB/s
- D. 1056MB/s




4. 总线的结构

4.1 早期共享总线结构

CPU、主存、IO设备都挂在一组总线上，允许IO设备之间、IO设备与CPU之间、IO设备与主存之间直接交换信息

不允许两个以上的部件在同一时刻向总线传输信息






4. 总线的结构

4.1 早期共享总线结构

将速度较低的IO设备从单总线上分离出来，形成主存总线与IO总线分离的结构


通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对IO设备具有统一管理的功能



4. 总线的结构



4.1 早期共享总线结构






4. 总线的结构

4.1 早期共享总线结构

主存总线用于CPU与主存之间的传输，IO总线供CPU与各类IO设备之间传递信息，
DMA总线用于高速IO设备与主存之间交换信息


主存总线和DMA总线不能同时对主存进行存取，IO总线只有在CPU执行IO指令时才能用到





4. 总线的结构

4.2 传统分层总线：南北桥结构



CPU与北桥之间的互连通道称为**前端总线FSB**，也称系统总线。CPU通过FSB连接至北桥，再经由北桥分别与主存和显卡通信。各类I/O设备（USB设备、网卡、磁盘等）通过各自的**设备控制器**接入南桥，北桥与南桥之间通过桥间总线互连，最终形成从I/O到CPU和主存的完整数据通路。

北桥芯片（MCH）：作为高速枢纽，连接CPU、主存和显卡，负责高带宽数据传输。

南桥芯片（ICH）：是一个I/O控制器集线器，负责管理USB、SATA以太网等低速I/O接口，并提供扩展槽支持。



4. 总线的结构

4.3 现代集成化总线结构



现代计算机的发展趋势；让高速部件离CPU更近，让低速部件统一管理

内存 → 搬进CPU附近

CPU之间 → 直接连接

显卡SSD → 直接接CPU

键盘鼠标 → 扔给PCH

内存进CPU，CPU拉专线，高速设备直连，低速设备归PCH（新一代南桥）



5. 总线事务

主设备（CPU、DMA控制器）与从设备（主存、I/O设备）之间完成一次完整的信息交换过程成为一次总线事务



- (1) **地址传送阶段**：主设备将目标地址和操作类型（读/写）通过总线传送给从设备
- (2) **从设备响应阶段（数据准备阶段）**：从设备根据地址准备数据
- (3) **数据传送阶段**：完成实际数据在总线上的传输



5. 总线事务

主设备（CPU、DMA控制器）与从设备（主存、I/O设备）之间完成一次完整的信息交换过程成为一次总线事务



突发传输：事务开始时，主设备仅发送数据块的首地址，随后在不释放总线的前提下，连续传送多个数据单元，后续地址由硬件自动递增生成，无须重复使用地址线

送起始地址

准备数据

发送数据

准备数据

发送数据

准备数据

发送数据



5. 总线事务

主设备（CPU、DMA控制器）与从设备（主存、I/O设备）之间完成一次完整的信息交换过程成为一次总线事务



非突发传输：每次仅传输一个数据单元（通常为一个总线宽度的数据），每次传输都必须独立经历完整的三阶段流程——先发送地址、等待从设备准备数据，再传输数据，因此即使连续读取多个相邻数据，也需要重复发送地址

送地址

准备数据

发送数据

送地址

准备数据

发送数据



5. 总线事务

主设备（CPU、DMA控制器）与从设备（主存、I/O设备）之间完成一次完整的信息交换过程成为一次总线事务



串行传输：数据按比特位依次顺序传输，通常仅使用一条双向线路或两条单向线路
优点是引脚少、布线简单、抗干扰能力强，适合长距离通信（如USB、PCIe、SATA）

同步串行通信

由发送方时钟直接控制接收方时钟，实现位同步
双方的时钟严格一致，仅在数据块首尾添加开始和结束标记，传输效率高，但硬件复杂、成本高

异步串行通信

收发双方使用独立时钟，无须严格同步
每个字符独立传输，并通过起始位标识开始
停止位标识结束



5. 总线事务

主设备（CPU、DMA控制器）与从设备（主存、I/O设备）之间完成一次完整的信息交换过程成为一次总线事务



并行传输

并行传输：利用多条数据线同时传输多个比特位，短距离内延迟低、吞吐高但随着频率的提高，信号串扰和时间偏移问题加剧，会限制工作频率的提升



6. 总线定时

6.1 同步定时方式



采用**系统统一的时钟信号**来协调发送方和接收方的传送定时关系
时钟产生相等的时间间隔，每个间隔构成一个总线周期，每次数据传送在一个总线周期内完成
由于采用统一时钟，所有操作必须严格在固定周期内进行，总线周期连续进行

总线周期

优点： 传送速度快，具有较高的传输速率，总线控制逻辑简单

缺点： 主设备和从设备之前属于强制性同步，所有操作严格受时钟节拍约束
缺乏应答或握手机制，无法根据从设备的实际状态动态调整时序，可靠性较差

适用场景： 适用于总线长度较短，且所连接各部件的存取时间比较接近的系统



6. 总线定时

6.2 异步定时方式



不依赖统一的时钟信号，而是通过主从设备之间的握手信号实现定时控制
主设备发出**请求**信号，从设备准备就绪后，发出**回答**信号

优点：总线周期长度可变，能可靠连接工作速度差异较大的设备，自适应性强

缺点：控制逻辑复杂，因多次信号交互，整体传输速率较低

适用场景：适用于连接速度差异大、对可靠性要求较高而对速率要求不苛刻的系统




6. 总线定时

6.2 异步定时方式

不依赖统一的时钟信号，而是通过主从设备之间的握手信号实现定时控制

主设备发出请求信号，从设备准备就绪后，发出回答信号



不互锁方式

主设备发出请求后，在预设时延 t_1 后自行撤销
从设备收到请求后立即发出回答，并在时延 t_2 后自动撤销
双方无互锁关系




6. 总线定时

6.2 异步定时方式

不依赖统一的时钟信号，而是通过主从设备之间的握手信号实现定时控制

主设备发出请求信号，从设备准备就绪后，发出回答信号



半互锁方式

主设备必须收到回答后才撤销请求（存在互锁）
但从设备发出回答后，无须确认请求是否撤销，在时延 t_2 后自动撤销（无互锁）




6. 总线定时

6.2 异步定时方式

不依赖统一的时钟信号，而是通过主从设备之间的握手信号实现定时控制

主设备发出**请求**信号，从设备准备就绪后，发出**回答**信号



全互锁方式

主设备需收到回答才撤销请求
从设备需确认请求已撤销后才撤销回答
双方完全互锁，可靠性最高



6. 总线定时

6.3 半同步定时方式

地址、命令、数据的发送严格参照系统时钟前沿（如上升沿）

接收方通常在时钟后沿（如下降沿）进行识别

同时增设一条Wait信号线，允许慢速从设备反馈准备状态

主设备在时钟上升沿检测Wait信号状态

若Wait无效（高电平），表示数据未就绪，主设备将插入等待周期

直到Wait有效（低电平），才从数据线读取数据

优点：在统一时钟下工作，控制比异步方式简单，可靠性较高

缺点：系统时钟频率受限于最慢设备，整体速度不高

适用场景：适用于包含多种速度差异较大设备、但性能要求不高的简单系统



6. 总线定时

6.4 分离式定时方式

将一个总线事务拆分为两个独立子阶段：请求阶段与应答阶段，两阶段之间释放总线

请求阶段：主设备A获得总线使用权，发送地址和命令后立即释放总线，供其他设备使用

应答阶段：从设备B准备好数据后，主动申请总线，并以主设备身份将数据发回给A

两个子阶段均为单向信息流，且总线在准备期间可被其他事务使用

优点：显著减少总线空闲等待时间，提高总线利用率

缺点：控制逻辑复杂，协议开销大，对总线仲裁和事务管理机制要求高

适用场景：适用于多主设备竞争激烈且从设备响应延迟较大的高性能系统



nice to meet u:)

www.ck12.org