



1 (简答题)

已知基本触发器的电路如图所示，试画出下列输入情况下的触发器Q和 $\bar{Q}$ 输出波形。




(a) 逻辑电路




(b) 逻辑符号

(1) 假设Q、 S_d 和 R_d 的初值为0，忽略电路的延迟。




(2) 假设Q、 S_d 和 R_d 的初值为0，逻辑门有微小的非零延迟。




正确答案:

(1)




(2)




2 (简答题)

比较 D 锁存器和 D 触发器器件的行为。假定钟控 D 触发器（锁存器）和边沿 D 触发器都有零延迟，即忽略电路的延迟。此外，假定锁存器和边沿 D 触发器的初始状态均为 0。完成以下锁存器和上升沿 D 触发器的时序图。




正确答案:




3 (简答题)


移位寄存器电路如图所示，假设寄存器中的初始值为0，完成时序图。



时序图如下:




正确答案:



4 (简答题)


某温度传感器每1秒给出当前测量温度 X （3位二进制数据），为了减少测量波动的影响，每次将当前值与以前3个连续测量值，求最大值作为当前输出值 Y （3位二进制数据）。设计温度模块信息处理流程。（提示：外部提供周期为1秒的时钟，可以使用选择器、比较器、移位寄存器等模块）

正确答案：



我的答案：

4




5 (简答题)

有一个服务窗口，当顾客按动外置按键时，铃声响起。这时，服务人员按动窗口内置按键，铃声停止。请用两个上升沿D触发器，两个按键，两个电阻，一个电池和一个响铃实现电路设计。画出电路示意图并简述其工作原理。使用Verilog HDL描述电路。


正确答案：

电路为双边沿信号发生器，电阻用于生成按键电路，高电平接电源正极。

如果Rd低电平有效，电路如下图：




如果Rd 高电平有效



相关代码：

```
module bell_system (  
    input wire customer_btn, // 顾客按键  
    input wire staff_btn,    // 服务人员按键  
    output reg bell          // 响铃输出  
);  
// 控制逻辑  
reg rd0;  
always @(posedge customer_btn or negedge rd0)  
    if (!rd0)  
        bell <= 0;  
    else  
        bell <= 1;  
always @(posedge staff_btn or negedge bell)  
    if (!bell)  
        rd0 <= 1;  
    else  
        rd0 <= 0;  
endmodule
```

仿真结果：




我的答案：

6 (简答题)

构建一个从 0 到 9 (含) 计数的十进制计数器，周期为 10。复位输入是同步复位，将计数器复位至 0。参

考波形如下图，试补充Verilog HDL语言。



正确答案:

```
module decimal_counter (  
    input clk,          // 时钟输入  
    input reset,        // 同步复位输入  
    output reg [3:0] out // 4位输出，足以表示0到9  
);
```

// 计数器逻辑

```
always @(posedge clk) begin
```

```

if (reset)
    out <= 0; // 同步复位时，计数器归零
else if (out == 9)
    out <= 0; // 计数达到9后，回到0
else
    out <= out + 1; // 正常情况下，计数器递增
end
endmodule

```

我的答案：

```

6. module test1 (q, clk, reset);
    input clk, reset;
    output [4:0] q;
    reg q;
    always @(posedge clk)
        if (q == 1'd9) q <= 1'd0
        else
            begin
                if (!reset) q <= q + 1;
                else q <= 1'd0;
            end
    end
endmodule.


```

7 (简答题)

设计一流水灯控制电路状态转移图，灯循环变化规律为：从右到左点亮8个灯，一次一个，每秒一个。

正确答案：

状态Q为8个，输出Z为8 bit，假设输出“1”点亮灯



8 (简答题)

电路功能描述如下：电路工作以16个时钟周期循环计数（分别命名为周期0，周期1，…，周期15），输出

“PULSE” 信号只在周期3,7,9,10输出高电平脉冲。使用计数器，译码器和逻辑门实现该电路。

正确答案：

