导学

- 1. 课程体系
- ①数制和码值:二进制、编码方法
- ②逻辑运算:逻辑函数(化简)、卡诺图、无关项
- ③组合逻辑电路:译码器、编码器、数据选择器、加法器、数值比较器、组合逻辑电路设计方法
- ④时序逻辑电路: SR锁存器、电平触发的触发器、边沿触发的触发器、同步时序逻辑电路、计数器
- ⑤脉冲波形的产生: 555定时器(单稳态触发器、施密特触发器)
- 2. 学习方法

公式记牢,基本概念记牢、掌握解题套路

把握重点,有针对性复习


对于数学基础不好的同学,强调应用结论而不是理解或者推导结论



数制

数字量				字量一般是	是将模拟量经过采样、	
	量化、编码之后得到的					
模拟量	连续变化	2的量,	例如温度	等等		
数字电路的特点	①工作信号是二进制所表示的信号,状态只有零和一					
	②研究输			•		
	③数字电	路的抗	干扰性强	、可靠性	高	
数制	主要包括	5了二进	制、十进	制、十六泊	进制、八进制等等	
	十进制	二进制	八进制	十六进制		
	00	0000	00	0		
	01	0001	01	1		
	02	0010	02	2		
	03	0011	03	3		
	04	0100	04	4		
	05	0101	05	5		
	06	0110	06	6		
	07	0111	07	7		
	08	1000	10	8		
	09	1001	11	9		
	10	1010	12	A		
	11	1011	13	В		
	12	1100	14	С		
	13	1101	15	D		
	14	1110	16	Е		
	15	1111	17	F		

题型一:考查数制转换



	(0.8125) ₁₀ =0.1101 整数: 除二取余数 小数: 乘二取整数
二十六变换	$ \begin{pmatrix} 0101 & 1110. & 1011 & 0010 \\ \downarrow & & \downarrow & & \downarrow \\ = (5 & E. & B & 2)_{16} \end{pmatrix} $
十六 二变换	$ \begin{pmatrix} 8 & F & A. & C & 6 \\ \downarrow & \downarrow & \downarrow & \downarrow & \downarrow \\ = (1000 & 1111 & 1010. & 1100 & 0110)_{2} \end{pmatrix} $

题型二:考查二进制的代数运算

①二进制算术运算

二进制减法可以先将二进制转化为十进制相减,最后再将结果化为二进制

乘法运算

②二进制数A = 1011010, B = 10111,则A - B =___解:

故为1000011

题型三:考查基本概念

- ①数字信号和模拟信号的不同之处是(C)。
- A. 数字信号在大小上不连续,时间上连续,而模拟信号则相反
- B. 数字信号在大小上连续,时间上不连续,而模拟信号则相反
- C. 数字信号在大小、时间上均不连续, 而模拟信号则相反
- D. 数字信号在大小、时间上均连续,而模拟信号则相反

码制

码制 这里主要介绍BCD码:

用四位二进制表示一个十进制数,这样的四位二进制称为BCD码,

常见的BCD码有8421码、2421码、5211码、余3码等等

有权BCD码:每一位上都有特定的权值,例如8421码从高到低位,权值分别为8、4、2、1

无权BCD码:每一位上没有特定的权值,例如余3码

编码种类	8421码	余3码	2421码	5211码	余3循环码
0	0000	0011	0000	0000	0010
1	0001	0100	0001	0001	0110
2	0010	0101	0010	0100	0111
3	0011	0110	0011	0101	0101
4	0100	0111	0100	0111	0100
5	0101	1000	1011	1000	1100
6	0110	1001	1100	1001	1101
7	0111	1010	1101	1100	1111
8	1000	1011	1110	1101	1110
9	1001	1100	1111	1111	1010


	二进制	格雷码:相邻的码只有一位是不同的
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000

题型一:码制的转换

①余三码和8421码的转化

故X的原码为1100111,反码为1011000,补码为1011001

逻辑运算(一)



逻辑函数的表示方法					
①真值表	A	В	Y		
	0	0	0		
	0	1	0		
	1	0	0		
	1	1	1		
②逻辑表达式	Y = A	· B			
③逻辑图					
	A B =		A - B -	-Y	$A \longrightarrow Y$
		与		或	非

题型一:考查基本逻辑运算

- ①已知F = ABC + CD,下列选项中的(),肯定可以使F = 1
- (A) A = 0, BC = 1
- (B) B = 1, C = 1
- (C) BC = 1, D = 1
- (D) C = 1, D = 0

解: A选项, BC = 1, 则B = 1, C = 1, 代入得 $F = 0 \cdot 1 + 1 \cdot D = 0 + D = D$, 当D为0时,存在F=0的情况

B选项,直接代入得 $F = A \cdot 1 \cdot 1 + 1 \cdot D = A + D$,当A = D = 0时,存在F = 0的情况 C选项,BC = 1,则B = 1, C = 1,代入得 $F = A \cdot 1 \cdot 1 + 1 \cdot 1 = A + 1 = 1$ D选项,代入得 $F = AB \cdot 1 + C \cdot 0 = AB$,当AB为0时,存在F = 0的情况 故选C

②连续5个"1"异或的结果是

 $1 \oplus 1 \oplus 1 \oplus 1 \oplus 1 = 0 \oplus 1 \oplus 1 \oplus 1 = 1 \oplus 1 \oplus 1 = 0 \oplus 1 = 1$

总结: 偶数个1异或的结果为0, 奇数个1异或结果为1, 无论多少个0异或结果都为0; 偶数个0同或结果为1,奇数个0同或结果为0,无论多少个1同或结果都为1;

③以下表达式中符合逻辑运算法则的是(D)

 $A.C \cdot C=0$

B.1+1=0

C.0=1

D.A + 1 = 1

④在何种输入情况下, "与非"运算的结果是逻辑 0(D)

A.全部输入是 0

B.任一输入是 0

C.仅一输入是 0

D.全部输入是1

⑤在何种输入情况下,"或非"运算的结果是逻辑 0(D)

A.全部输入是 0

B.全部输入是1

C. 任一输入为 0, 其他输入为 1

D.任一输入为1

⑥函数 *F=AB+BC*, 使 *F=*1 的输入 *ABC* 组合为(D)

A. *ABC*=000 B. *ABC*=010 C. *ABC*=101

D. *ABC*=110

⑦相同为"0"不同为"1"它的逻辑关系是 (C)

A. 或逻辑 B. 与逻辑

C. 异或逻辑

逻辑运算(二)

题型二:考查常用公式、基本定理简化逻辑函数式常用公式

$0 \cdot A = 0$	1 + A = 1	吸收律: $A + A \cdot B = A$
$1 \cdot A = A$	0 + A = A	吸收律: $A + A' \cdot B = A + B$
$A \cdot A = A$	A + A = A	$A \cdot B + A \cdot B' = A$
互补律: $A \cdot A' = 0$	互补律: $A + A' = 1$	$A \cdot (A+B) = A$
$A \cdot B = B \cdot A$	A + B = B + A	$A \cdot (A+B)' = A \cdot B'$
$A \cdot (B \cdot C) = (A \cdot B) \cdot C$	A + (B + C) = (A + B) + C	$A' \cdot (AB)' = A'$
$A \cdot (B + C) = A \cdot B + A \cdot C$	德摩根律: $(A+B)'=A'\cdot B'$	
德摩根律: $(A \cdot B)' = A' + B'$	1' = 0	
(A')' = A	0' = 1	

逻辑函数 的化简	节省元器件、降低电路成本、减小电路规模方便集成
并项	原理: $A + A' = 1$
	$Y_1 = A(B'CD)' + AB'CD = A((B'CD)' + B'CD) = A$ $Y_2 = AB' + ACD + A'B' + A'CD = A(B' + CD) + A'(B' + CD) = B' + CD$
	$Y_3 = BC'D + BCD' + BC'D' + BCD = B(C'D + CD') + B(C'D' + CD)$ = $B(C \oplus D) + B(C \oplus D)' = B$
吸收	原理: $A + A \cdot B = A$ $A + A' \cdot B = A + B$
	$Y_1 = ((A'B)' + C)ABD + AD = ((A'B)' + C)BAD + AD = AD$
配项	$Y_1 = A'BC' + A'BC + ABC = A'BC' + A'BC + ABC + A'BC$ = $A'B(C' + C) + BC(A + A') = A'B + BC$
包含	三个乘积项相加时,其中两项中,一个含有原变量 A ,另一项含有反变量 A' ,而这两项的其余因子都是第三个乘积项的因子,则第三个乘积项是多 余的 $AB + \bar{A}C + BCDE = AB + \bar{A}C$

异或和同或的基本性质	对于偶数个变量而言
	$A_1 \oplus A_2 \oplus A_3 \dots \oplus A_n = \overline{A_1 \odot A_2 \odot A_3 \dots \odot A_n}$ 对于奇数个变量而言
	$A_1 \oplus A_2 \oplus A_3 \dots \oplus A_n = A_1 \odot A_2 \odot A_3 \dots \odot A_n$
$A \oplus 0 = A$	$A \odot 0 = \bar{A}$
$A \oplus A = 0$	$A \odot 1 = A$
$A \oplus 1 = A$	$A \odot A = 1$
$A \oplus (B \oplus C) = (A \oplus B) \oplus C$	$A \odot (B \odot C) = (A \odot B) \odot C$
$A(B \oplus C) = AB \oplus AC$	

基本定理	
------	--

代入定理	化整为零 如果将 $X = B + C$ 看做一个整体,则 $(A + X)' = A' \cdot X'$ $(A + (B + C))' = A' \cdot (B + C)'$
反演定理	对于任何一个逻辑表达式 Y ,若将所有的乘法换为加法,加法换为乘法;一换为零,零换为一;原变量变为反变量,反变量变为原变量;则最后结果就是 Y' $Y = A(B+C) + CD$ $Y' = (A'+B'C')(C'+D') = A'C'+B'C'+A'D'+B'C'D'$
对偶定理	对于任何一个逻辑表达式 Y ,若将所有的乘法换为加法,加法换为乘法; 一换为零,零换为一;结果保持不变 $A(B+C)=AB+AC \Leftrightarrow A+BC=(A+B)(A+C)$

①已知逻辑函数 $F = \overline{AB + \overline{B + C}}$,该函数的对偶函数 $F_d = \underline{\hspace{1cm}}$ 解:

 $\overline{(A+B)\cdot \overline{B\cdot C}}$

②已知逻辑函数 $Y = AB + \bar{A}C + \bar{B}C$ 与其相等的函数为 (D)

A. AB B. $AB + \bar{A}C$ C. $AB + \bar{B}C$ D. $AB + \bar{C}$ 解:

 $Y = AB + \bar{A}C + \bar{B}C = AB + (\bar{A} + \bar{B})C = AB + (\bar{A}B)C = AB + C$

③L=AB+C 的对偶式为: (B)

A. A+BC B.(A+B)C C. A+B+C D. ABC

④在下列变量的各组取值中使下列逻辑函数的值为 0 的是(B)

 $F(ABCD) = \overline{A}\overline{B}\overline{D} + A\overline{C}\overline{D} + AB\overline{C} + BD + AC\overline{D}$ A. 1010 B. 0100 C. 1110 D. 0010

⑤若已知 $XY+YZ+\bar{Y}Z=XY+Z$,判断 $(X+Y)(Y+Z)(\bar{Y}+Z)=(X+Y)Z$ 成立的最简单方法是依据(B)规则

A. 代入规则 B. 对偶规则 C. 反演规则 D. 互补规则

⑥以下式子中不正确的是(C)

(A) 1 •
$$A = A$$
 (B) $A + A = A$ (C) $\overline{A + B} = \overline{A} + \overline{B}$ (D) $1 + A = 1$

⑦已知 $Y = A\bar{B} + B + \bar{A}B$ 下列结果中正确的是(C)

A. Y=A B. Y=B C. Y=A+B D.
$$Y = \overline{A} + \overline{B}$$

⑧函数 $F = AB + \bar{A}\bar{B}$ 的对偶式为(A)

A.
$$(\bar{A} + \bar{B}) \cdot (A + B)$$
 B. $\bar{A} + \bar{B} \cdot A + B$
C. $A + B \cdot \bar{A} + \bar{B}$ D. $(\bar{A} + B) \cdot (A + \bar{B})$

⑨已知逻辑函数 $F = (\bar{A}E + D\bar{B}) \cdot \overline{C + D}$,其反演式为(A)

(A)
$$F = (A + \overline{E})(\overline{D} + B) + \overline{\overline{C}D}$$

(B)
$$F = A + \overline{E}\overline{D} + B + \overline{C} + D$$

(C)
$$F = A + \bar{E}D + B + \bar{C}D$$

(D)
$$F = (\bar{A} + E)(D + \bar{B}) + \bar{C} + D$$

解:

这里的 $\overline{C} + \overline{D}$ 不是直接作用在变量上,因此反演时,保持不变

⑩逻辑函数 $F = A \oplus (A \oplus B)$ 的运算结果为() (A) B (B) A (C) $A \oplus B$ (D) $\bar{A} \oplus B$ 解: $F = A \oplus (A \oplus B) = (A \oplus A) \oplus B = 0 \oplus B = B$ 故选A



最小项

最小项

- ①所有变量只能以原变量或者反变量的形式出现一次的逻辑函数
- 2n个变量最多有 2^n 个最小项
- ③任意一个最小项可以用 m_i 表示,i为使得该最小项为1的变量取值,所对应的十进制数

最小项		对应十进制	编号
A'B'C'	000	0	m_0
A'B'C	001	1	m_1
A'BC'	010	2	m_2
A'BC	011	3	m_3
AB'C'	100	4	m_4
AB'C	101	5	m_5
ABC'	110	6	m_6
ABC	111	7	m_7

- 最小项的性质 ①变量的任何一组取值,只有一个最小项为1,其他最小项为零
 - ②变量的全体最小项之和为1,不同最小项相与,结果为零
 - ③两个最小项如果只有一个变量因子不同,其他变量均相同,则称这两个最小项相邻
 - ④相邻的最小项可以化简:

例如A'B'C' + A'B'C = A'B'

题型一:考查最小项

- ①逻辑函数 $F(ABC) = A\overline{B} + C$ 的最小项标准式为(B)
- (A) $F = \sum (0,2,7)$
- (B) $F = \sum (1,3,4,5,7)$
- (C) $F = \sum (1,3,6,7)$
- (D) $F = \sum (1,3,5,7)$

解:

$$A\bar{B} + C = A\bar{B}(C + \bar{C}) + (A + \bar{A})(B + \bar{B})C = A\bar{B}C + A\bar{B}\bar{C} + ABC + \bar{A}BC + \bar{A}\bar{B}C$$

②函数 F(A,B,C)=AB+BC+AC 的最小项表达式为(B)

 $A.F(A,B,C) = \sum m (0, 2, 4)$

B.F(A,B,C)= $\sum m$ (3, 5, 6, 7)

 $C.F(A,B,C) = \sum m (0, 2, 3, 4)$

 $D.F(A,B,C) = \sum m (2, 4, 6, 7)$

解:

$$AB+BC+AC = AB(C + \overline{C}) + (A + \overline{A})BC + A(B + \overline{B})C$$

③若ABCDEF是函数的一个最小项,该最小项的编号为____,该函数L一共有____个最小项 解:

求最小项编号时,原变量为1,反变量为0,即

$$A = 1, \overline{B} = 0, C = 1, \overline{D} = 0, E = 1, F = 1$$

则其编号为(101011)2, 化为十进制数为43

L函数有 $2^6 = 64$ 个最小项

- ④逻辑函数 $F(ABCD) = B + \bar{C}$ 的反函数 \bar{F} 的最小项表达式为(D)
- (A) $\bar{F} = \bar{B}C$

- (B) $\bar{F} = \sum (3,4,10,11)$
- (C) $\bar{F} = \bar{A}\bar{B}CD + AB\bar{C}\bar{D} + A\bar{B}C$ (D) $\bar{F} = \sum (2,3,10,11)$

解:

$$\bar{F} = \bar{B}C = (A + \bar{A})\bar{B}C(D + \bar{D})$$

⑤ $Y = (A, B, C) = \sum m(0,1,2,3)$ 逻辑函数的化简式(C)

A. Y=AB+BC+ABC

B. Y=A+B

C. $Y = \bar{A}$

解:

$$\sum m(0,1,2,3) = A'B'C' + A'B'C + A'BC' + A'BC = A'B' + A'B = A'$$

⑥当逻辑函数有 n 个变量时, 共有(D)个变量取值组合

A. n

B. 2n

 $D.2^n$

将逻辑函数化为某种特定的形式

与或式: 只包含与运算和或运算,并且先进行与运算,也就是先与后或 $F = AB + \bar{A}C$

或与式: 由与或式两次取反、两次求对偶式得到

 $C. n^2$

$$F = \left(\left(AB + \bar{A}C \right)' \right)' = \left((A+B) \cdot \left(\bar{A} + C \right) \right)' = \left(\bar{A}B + AC \right)' = \left(\bar{A} + B \right) (A+C)$$

与非与非式: 由与或式两次求反

$$F = \left(\left(AB + \bar{A}C \right)' \right)' = \left(\overline{AB} \overline{\bar{A}C} \right)' = \overline{\overline{AB} \overline{\bar{A}C}}$$

或非或非式:由或与式两次求反

$$F = \left(\overline{A} + B\right)(A + C) = \left(\left(\left(\overline{A} + B\right)(A + C)\right)'\right)' = \left(\overline{\overline{A} + B} + \overline{A + C}\right)'$$

$$=\overline{\overline{A}+B}+\overline{A+C}$$

与或非式:先求 \bar{F} 的与或式,再对 \bar{F} 求反

$$\bar{F} = (AB + \bar{A}C)' = \overline{AB}\overline{AC} = (\bar{A} + \bar{B})(A + \bar{C}) = A\bar{B} + \bar{A}\bar{C} + \bar{B}\bar{C} = A\bar{B} + \bar{A}\bar{C}$$

$$F = \bar{F} = A\bar{B} + \bar{A}\bar{C}$$

题型二:逻辑函数化简为某种特定形式

①逻辑函数 $Y = AC + \bar{A}BD + \bar{A}BCD(E + F)$ 的最简的与或式(B)

A. AC+BD

B. $AC + \bar{A}BD$

C.AC+B

D.A+BD

②逻辑函数 $F = \bar{A}B + A\bar{B} + BC$ 的标准与或式为(A)

A. $\Sigma(2,3,4,5,7)$

B. \sum (1,2,3,4,6)

C. $\sum (0,1,2,3,5)$

D. \sum (3,4,5,6,7)

解:

$$\bar{A}B + A\bar{B} + BC = \bar{A}B(C + \bar{C}) + A\bar{B}(C + \bar{C}) + (A + \bar{A})BC = \bar{A}BC + \bar{A}B\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + ABC$$

③函数 $F = A\bar{B} + BC + ABCEG$ 的最简与或式为(A)

 $A. A\overline{B} + BC$

B. *C*

 $\mathsf{C}.\,ar{B}$

D.A+C

解:

$$F = A\bar{B} + BC + ABCEG = A\bar{B} + BC$$

④逻辑函数Y = AB + BC + CA的与非与非式为

 $egin{array}{ll} egin{array}{ll} egin{array} egin{array}{ll} egin{array}{ll} egin{array}{ll} egin{a$

题型三:写真值表、画逻辑图或者根据真值表反写函数式

①已知某电路的真值表如下,该电路的逻辑表达式为(C)

A. Y = C

B. Y=ABC

C. Y=AB+C

D. $Y = B\bar{C} + C$

A	В	C	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

解:

根据真值表中的Y写出最小项:

 $Y = \bar{A}\bar{B}C + \bar{A}BC + A\bar{B}C + AB\bar{C} + AB\bar{C} + ABC = \bar{A}C + AC + AB\bar{C} = C + AB\bar{C} = AB + C$ $A + A' \cdot B = A + B$

真值表和最小项是相互等价的



卡诺图

将变量按照格雷码的顺序写成一个表格,表格当中的每一个方块填写最小项 卡诺图

卡诺图当中,最小项 几何相邻:上下左右相邻

的相邻性

对称相邻:表格当中对称位置的单元是相邻的

二变量卡诺图:

A	В	0	1
0		m_0	m_1
1		m_2	m_3

三变量卡诺图:

A	BC	00	01	11	10
0		m_0	m_1	m_3	m_2
1		m_4	m_5	m_7	m_6

四变量卡诺图:

AB	CD	00	01	11	10
00		m_0	m_1	m_3	m_2
01		m_4	m_5	m_7	m_6
11		m_{12}	m_{13}	m_{15}	m_{14}
10		m_8	m_9	m_{11}	m_{10}

卡诺图表示逻辑函数 将卡诺图中写1的位置所对应的最小项相加

A	BC	00	01	11	10
0		0	0	0	0
1		1	0	1	0

 $Y = ABC + A\bar{B}\bar{C}$

题型一:卡诺图化简逻辑函数

在所有标1的最小项中,合并相邻的最小项、将要合并的最小项圈在一块,使得画圈次数最少、并且没 有多余的单独最小项(合并的方式并不唯一,因此,最后的结果可能也不唯一)

注意:每个标1的最小项都要至少被圈一次;圈和圈之间可以重叠一部分,但是不能完全包含

这里的相邻,指的是:

只有两个最小项相邻,可以消去一个相同的变量 四个最小项,排成一行或者一列,或者排成一个田字格;可以消去两个相同变量

八个最小项相邻,可以消去三个相同的变量

①请根据卡诺图化简逻辑函数

AB	CD	00	01	11	10
00		0	0	1	0
01		0	1	1	1
11		1	1	0	1
10		0	0	1	0

 $\bar{A}BC\bar{D} + ABC\bar{D} = BC\bar{D}$ 保留相同项、去除不同项

 $Y = BC\overline{D} + AB\overline{C} + ABD + \overline{B}CD$

题型二: 具有无关项的化简

①具有无关项的化简: × 可以任意当0或者1

AB	CD	00	01	11	10
00		0	1	×	0
01		0	×	1	0
11		×	0	×	×
10		1	×	0	×

 $Y = \bar{A}D + A\bar{C}\bar{D}$

题型三:利用卡诺图化简逻辑函数或者根据逻辑函数画卡诺图

①在四变量卡诺图中,逻辑上不相邻的一组最小项为(D)

A. m1 与 m3 B. m4 与 m6 C. m5 与 m13 D. m2 与 m8

②请用卡诺图表示逻辑表达式:

Y = A'B'C'D + A'BD' + ACD + AB'

解:


Y = A'B'C'D + A'BD' + ACD + AB'

- = A'B'C'D + A'B(C' + C)D' + A(B' + B)CD + AB'(C' + C)(D' + D)
- =A'B'C'D+A'BC'D'+A'BCD'+AB'CD+ABCD+AB'C'D'+AB'C'D+AB'CD'+AB'CD
- $= m_1 + m_4 + m_6 + m_8 + m_9 + m_{10} + m_{11} + m_{15}$

AB	CD	00	01	11	10
00		0	1	0	0
01		1	0	0	1
11		0	0	1	0
10		1	1	1	1

③有一组合逻辑电路,不知其内部结构,但测出其输入及输出的波形如图所示。请列出真值表,写出逻辑表达式,并化简得到最简与或表达式









解:

A	В	C	Z
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

C	AB	00	01	11	10
0		1	1	1	0
1		0	1	1	0

 $Z = \bar{A}\bar{C} + B$

编码器11

编码器					的信息, 🛭 进行编码。						为二进制信 编码器
三位二进 制编码器	I_0 — I_1 — I_2 — I_3 — I_4 — I_5 — I_6 — I_7 — I_7 — I_7 — I_7 — I_8 — I_8 — I_9	→ 8线 - → 編砬		Y_2 Y_1 Y_0							
	I_0	I_1	I_2	I_3	I_4	I_5	<i>I</i> ₆	I_7	<i>Y</i> ₂	<i>Y</i> ₁	<i>Y</i> ₀
	1	0	0	0	0	0	0	0	0	0	0
	0	1	0	0	0	0	0	0	0	0	1
	0	0	1	0	0	0	0	0	0	1	0
	0	0	0	1	0	0	0	0	0	1	1
	0	0	0	0	1	0	0	0	1	0	0
	0	0	0	0	0	1	0	0	1	0	1
	0	0	0	0	0	0	1	0	1	1	0
	0	0	0	0	0	0	0	1	1	1	1
74HC148、											
74LS148 供出的研	I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	<i>Y</i> ₂	<i>Y</i> ₁	Y_0
优先编码 器	1	0	0	0	0	0	0	0	0	0	0
HET	0	1	0	0	0	0	0	0	0	0	1
	0	0	1	0	0	0	0	0	0	1	0
	0	0	0	1	0	0	0	0	0	1	1
	0	0	0	0	1	0	0	0	1	0	0

I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

①8线-3线优先编码器的输入为 $I_0 \sim I_7$,当优先级别最高的 I_7 有效时,其输出 $\overline{Y}_2 \cdot \overline{Y}_1 \cdot \overline{Y}_0$ 的值是()

(B) 010 (C) 000 (D) 101

解:输出 $\overline{Y}_2, \overline{Y}_1, \overline{Y}_0$ 是低电平有效, I_7 有效时 $\overline{Y}_2\overline{Y}_1\overline{Y}_0 = 000$ 故选C

②8线-3线优先编码器74148是高位优先编码电路($\overline{I_7}$ 优先级最高),如果输入使能端 $\overline{EI}=0$,则当 $\overline{I_0}\overline{I_1}\overline{I_2}\overline{I_3}\overline{I_4}\overline{I_5}\overline{I_6}\overline{I_7}=00110101$ 时,输出 $\overline{Y_2}\overline{Y_1}\overline{Y_0}=$ _

故答案为: 001

译码器

译码器

| 译码可以看做是编码的逆过程,将二进制信息翻译成原始的其他进制信息或者字符

- ①二进制译码器: 2线4线译码器、3线8线译码器(74138)、4线16线译码器(74154)
- ②二进制十进制译码器: 7442
- ③显示译码器

2线4线译 码器

高电平有效的译码器:输出的高电平和输入的最小项一一对应


В	A	Y_0	<i>Y</i> ₁	<i>Y</i> ₂	<i>Y</i> ₃
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

低电平有效的译码器:相当于把高电平有效的译码器的输出取反;或者理解为输出是最小项取反

В	A	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

74HC138、 74LS138

3线8线译 码器



A_0	A_1	A_2	<i>Y</i> ₇	<i>Y</i> ₆	<i>Y</i> ₅	<i>Y</i> ₄	<i>Y</i> ₃	<i>Y</i> ₂	<i>Y</i> ₁	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

这张表说明,输出端的每一个端口其实就是对应着一个最小项,例如 $Y_0=1$ 时,就代表输入是 m_0 最小项,因此可以认为 $Y_0=\overline{A_0}$ $\overline{A_1}$ $\overline{A_2}$

题型一: 利用译码器构造电路, 实现某个逻辑函数

方法:根据真值表,写出输出逻辑函数的最小项形式;利用低电平有效的译码器构造电路,需要将逻辑函数转化为与非形式

①利用74138实现逻辑函数 $Z = A \oplus B \oplus C$ 解:

 $Z = A \oplus B \oplus C$ 化为最小项的形式,其真值表如下


A	В	С	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


则其最小项形式为

$$Z = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$= m_1 + m_2 + m_4 + m_7$$


$$= Y_1 + Y_2 + Y_4 + Y_7 = \overline{Y_1 + Y_2 + Y_4 + Y_7}$$





此类题目的解题思路可总结如下: (1) 写出最小项形式; (2) 根据最小项画出电路图;

②用3-8译码器74138构成逻辑电路如图所示,试写出 F_1 、 F_2 的逻辑表达式,列出真值表,并分析电路的逻辑 功能



解:

由图可得

$$F_1 = \overline{\overline{Y_1} \bullet \overline{Y_2} \bullet \overline{Y_4} \bullet \overline{Y_7}} = Y_1 + Y_2 + Y_4 + Y_7 = m_1 + m_2 + m_4 + m_7$$

$$F_2 = \overline{\overline{Y_3}} \bullet \overline{\overline{Y_5}} \bullet \overline{\overline{Y_6}} \bullet \overline{\overline{Y_7}} = Y_3 + Y_5 + Y_6 + Y_7 = m_3 + m_5 + m_6 + m_7$$
则真值表如下:

$ \mathbf{A} $ $ \mathbf{D} $ $ \mathbf{C} $ $ \mathbf{I}_1 $ $ \mathbf{I}_2 $		A	В	С	F ₁	F_2
--	--	---	---	---	----------------	-------


0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

可以从真值表中看出此电路逻辑功能为全加器

③试采用如图所示译码器和与非门实现下列逻辑函数

$$Y_1 = AB + BC + AC$$

$$Y_2 = AB + \bar{A}C$$



解:

$$Y_1 = AB + BC + AC = AB(C + \overline{C}) + (A + \overline{A})BC + A(B + \overline{B})C$$

$$= ABC + AB\bar{C} + ABC + \bar{A}BC + ABC + A\bar{B}C$$

$$=ABC+AB\bar{C}+\bar{A}BC+A\bar{B}C$$

$$=\overline{ABC + AB\bar{C} + \bar{A}BC + A\bar{B}\bar{C}}$$
 (两次取反)

$$=\overline{ABC} \cdot \overline{ABC} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}}$$
 (51)


$$Y_2 = AB + \bar{A}C = AB(C + \bar{C}) + \bar{A}(B + \bar{B})C$$

$$= ABC + AB\bar{C} + \bar{A}B\bar{C} + \bar{A}\bar{B}\bar{C}$$

$$=\overline{ABC + AB\bar{C} + \bar{A}BC + \bar{A}\bar{B}C}$$
 (两次取反)

$$= \overline{\overline{ABC}} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}} (5 \ddagger - 5 \ddagger)$$

如图所示:



题型二:考查译码器基本概念

①一个译码器若有100个译码输出端,则译码器地址输入端至少有_____个

解: 有7个

②74LS138是3线-8线译码器,译码为输出低电平有效,若输入 $A_2A_1A_0=110$ 为时,输出 $\overline{Y_1}\overline{Y_2}\overline{Y_2}\overline{Y_1}\overline{Y_0}$ 应为____

解: $A_2A_1A_0=110$,输出为 Y_6 ,低电平有效,则 $\overline{Y_7}\overline{Y_6}\overline{Y_5}\overline{Y_4}\overline{Y_3}\overline{Y_2}\overline{Y_1}\overline{Y_0}=10111111$ 故答案为1011111



数据选择器


数据选择器

从多路的输入数据中选择一路进行输出;端口可以分为地址端A和数据输入端D;其中,地址端用来控制从哪一路进行输出。常见的数据选择器有:

2选1、4选1、8选1、16选1数据选择器

一个数据选择器数据输入端的端口数N和地址端的端口数k满足关系: $2^k = N$


四选一数据 选择器



 $Y = \left(\overline{A_1} \ \overline{A_0}\right) D_0 + \left(\overline{A_1} A_0\right) D_1 + \left(A_1 \overline{A_0}\right) D_2 + \left(A_1 A_0\right) D_3$

- ①很明显,地址端通过最小项来控制输出信号,因为任意一组的变量取值,只能使得一个最小项为1
- ②同时,可以看出,如果对数据输入端输入不同的信号,可以利用最小项实现不同的逻辑函数

八选一数据 选择器 74LS151、 74HC151 A,B,C为(地址)输入端, D_0 ,… D_7 为数据端,F为输出端;输出为地址端对应的最小项($D_1=1$,则输出 $\bar{A}\bar{B}C$; $D_1=D$,则输出 $\bar{A}\bar{B}CD$) 其中 \bar{E} 为使能端,当 $\bar{E}=0$ 时,整个数据选择器才正常工作



题型一:利用数据选择器构造电路,实现某个逻辑函数 方法:画出逻辑函数真值表,将逻辑函数转化为最小项之和的形式


①利用74LS151(8选1数据选择器)实现逻辑函数 $F = A \oplus B \oplus C$ 解:

先将逻辑函数化为最小项形式,真值表为:


A	В	C	F
0	0	0	0

0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

 $F = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$



②74HC151(8选1数据选择器)的连接方式如下图,写出Y的表达式



解:

根据图可得 $Y = \bar{A}\bar{B}C \cdot D + \bar{A}B\bar{C} + A\bar{B}\bar{C} \cdot \bar{D} + A\bar{B}C \cdot D + AB\bar{C} \cdot \bar{D} + ABC$


③设计一个8421码的判奇电路, 当输入码为奇数个"1"时, 输出1, 否则为0。用8选1数据选择器 74LS151加若干门电路实现, 画出电路图 解:

根据题意作出真值表如下(零输入BCD码为ABCD):

A	В	C	D	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1

1	0	0	0	1
1	0	0	1	0
1	0	1	0	×
1	0	1	1	×
1	1	0	0	×
1	1	0	1	×
1	1	1	0	×
1	1	1	1	×

$$\begin{split} F &= \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}\bar{D} + \bar{A}BCD + A\bar{B}\bar{C}\bar{D} \\ &= \bar{A} \bullet \bar{B}\bar{C}D + \bar{A} \bullet \bar{B}C\bar{D} + \bar{A} \bullet B\bar{C}\bar{D} + \bar{A} \bullet BCD + A \bullet \bar{B}\bar{C}\bar{D} \end{split}$$



④利用4选1数据选择器,实现逻辑函数:

$$Y = AB + \overline{AB}$$

解:


4选1数据选择器的输出逻辑式为:

 $Y = \overline{A_1 A_0} D_0 + \overline{A_1} A_0 D_1 + A_1 \overline{A_0} D_2 + A_1 A_0 D_3$


将给定的逻辑函数化为与上式对应的形式

$$Y = AB + \bar{A}\bar{B} = \bar{A}\bar{B} \cdot 1 + \bar{A}B \cdot 0 + A\bar{B} \cdot 0 + AB \cdot 1$$

令数据选择器的输入接成 $A_1=A,A_0=B,D_0=D_3=1,D_1=D_2=0$



⑤用一片8选1数据选择器74HC151实现函数 $L(A,B,C)=A\bar{B}C+\bar{A}B\bar{C}+AC$



解:

8选1数据选择器的输出逻辑式为

 $Y = \overline{S_2} \overline{S_1} \overline{S_0} D_0 + \overline{S_2} \overline{S_1} S_0 D_1 + \overline{S_2} S_1 \overline{S_0} D_2 + \overline{S_2} S_1 S_0 D_3 + S_2 \overline{S_1} \overline{S_0} D_4 + S_2 \overline{S_1} S_0 D_5 + S_2 S_1 \overline{S_0} D_6 + S_2 S_1 \overline{S_0} D_7$ 将给定的逻辑函数式化或与上式对应的形式,得到

 $L(A, B, C) = A\bar{B}C + \bar{A}B\bar{C} + ABC + A\bar{B}C$

 $= \bar{A}\bar{B}\bar{C} \cdot 0 + \bar{A}\bar{B}C \cdot 0 + \bar{A}B\bar{C} \cdot 1 + \bar{A}BC \cdot 0 + \bar{A}\bar{B}\bar{C} \cdot 0 + \bar{A}\bar{B}C \cdot 1 + \bar{A}B\bar{C} \cdot 0 + \bar{A}B\bar{C} \cdot 1$ 令74HC151输入 $S_2 = A$, $S_1 = B$, $S_0 = C$, $D_0 = D_1 = D_3 = D_4 = D_6 = 0$

 $D_2 = D_5 = D_7 = 1$

如图所示,则数据选择器的输出即为要求得到的函数

题型二:考查数据选择器基本概念

①一个数据选择器的地址输入端有3个时,最多可以有(C)个数据信号输出

A. 4

B. 6

C. 8

D. 16

解:

②十六路数据选择器的地址输入(选择控制)端有(C)个

A. 16

B.2

C.4

D.8


③用四选一数据选择器实现函数 $Y = A_1A_0 + \bar{A}_1A_0$,应使_

(A) $D_0 = D_2 = 0, D_1 = D_3 = 1$ (B) $D_0 = D_2 = 1, D_1 = D_3 = 0$

(C) $D_0 = D_1 = 0, D_2 = D_3 = 1$ (D) $D_0 = D_1 = 1, D_2 = D_3 = 0$

解: A

加法器



	四位串行进位加法器,由三个全加器和一个半加器构成,同时,高位的运算必须等到低位的进位信号到达才能计算,因此,计算速度慢;但是电路结构简单
超前进位加法器	超前进位加法器属于高速加法器, <mark>能够提高加法器的计算速度</mark>
集成加法器	74LS283、 74HC283

题型一:考查加法器的基本概念


- ①全加器与半加器的区别为() B
- (A) 不包含异或运算 (B) 加数中包含来自低位的进位
- (C) 无进位 (D) 有进位
- ②全加器是指()的电路
- (A) 两个同位的二进制数相加
- (B) 两个二进制数相加
- (C) 两个同位的二进制数即来自低位的进位三者相加
- (D) 两个二进制数的和的一半

解: C

数值比较器

数值比较器 在数字电路中,用来比较两个二进制数的大小,数值比较器首先比较二 进制数的最高位,如果最高位相同,则比较次高位,以此类推

一位数值比 较器



$$Y_{(A>B)} = A\bar{B}$$
$$Y_{(A$$

$$Y_{(A=B)} = A \odot B$$

A	В	$Y_{(A>B)}$	$Y_{(A < B)}$	$Y_{(A=B)}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

较器74LS85 位,以此类推

四位数值比 工作原理: 首先比较二进制数的最高位, 如果最高位相同,则比较次高

①以下错误的是() В

- (A) 数值比较器可以比较数字大小
- (B) 实现两个一位二进制数相加的电路叫全加器
- (C) 实现两个一位二进制数和来自低位的进位相加的电路叫全加器
- (D) 编码器可分为普通全加器和优先编码器
- ②属于组合逻辑电路的部件是(A)
- A. 编码器
- B. 寄存器 C. 触发器 D. 计数器

③采用四位比较器对两个四位数比较时,先比较____位 解:高

④比较两个一位二进制数A和B, 当A=B时输出F=1,则F的表达式为()


(A) F = AB (B) $F = \bar{A}B$ (C) $A\bar{B}$ (D) $F = A \odot B$

解: D

组合逻辑电路分析(一)

题型一:分析某个逻辑电路的功能方法:写出输入和输出的真值表

①试分析下图组合逻辑电路的逻辑功能



解:


 $Y_1 = (A \oplus B) \oplus C$ $Y_2 = AB + (A \oplus B)C$


ABC	AB	$A \oplus B$	$(A \oplus B)C$	$(A \oplus B) \oplus C$	$AB + (A \oplus B)C$
000	0	0	0	0	0
001	0	0	0	1	0
010	0	1	0	1	0
011	0	1	1	0	1
100	0	1	0	1	0
101	0	1	1	0	1
110	1	0	0	0	1
111	1	0	0	1	1

因此,该组合逻辑电路为全加器

②组合逻辑电路如图所示

- (1) 写出输出F的逻辑表达式,并化为与或式
- (2) 分析此电路的逻辑功能
- (3) 根据输入A,B的波形,画出输出F的波形





解:


$$(1)\ F = \overline{\overline{A}\overline{B}} \cdot \overline{AB} = \overline{\overline{A}\overline{B}} + \overline{AB} = \overline{A}\overline{B} + AB$$

/	_	`
1	$^{\prime}$	
	7	

A	В	F
0	0	1
0	1	0
1	0	0
1	1	1

逻辑功能为同或

(3) 绘制波形图如下:





组合逻辑电路分析(二)

题型二:设计组合逻辑电路,实现某个功能

方法: 进行逻辑抽象写出输入和输入以及真值表

由真值表写出输出的逻辑函数式

通过公式化简法或者卡诺图化简法化简逻辑函数

画出逻辑图

①设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯均有红、黄、绿三盏灯。正常工作情况下,任何时刻必有一盏灯点亮,而且只允许有一盏灯点亮。而当出现其他五种点亮状态时,电路发生故障,这时要求发出故障信号,以提醒维护人员前去维修。解:

(1)逻辑抽象

取红、黄、绿三盏灯的状态为输入变量,分别用R、A、G表示,规定灯亮时为1,不亮时为0。输出变量为Z,正常工作状态时,为0

R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

(2) 写出逻辑函数式

Z = R'A'G' + R'AG + RA'G + RAG' + RAG = R'A'G' + RA + RG + AG

- ②设计一个三人表决的逻辑电路, 当有两人或两人以上赞同时, 决议通过。要求:
- (1) 列出真值表
- (2) 写出表达式并化简
- (3) 要求采用"与非门"实现电路, 画出电路图


解:

设三个人分别为A,B,C,结果为F,1表示赞同,0表示不赞同

A	В	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

A	BC	00	01	11	10
0		0	0	1	0
1		0	1	1	1

 $F = AB + BC + AC = \overline{AB + BC + AC} = \overline{AB \cdot BC \cdot AC}$ 设计电路如下:



③设计一个三按键保密锁电路,要求两个或两个以上按键同时按下时锁才可以打开,要求用与非门实现,请写出完整得设计步骤

解:

根据题意列真值表,设三个按键分别为A、B、C,按下取"1",不按下取"0",输出为Y,锁打开为"1",没打开为"0"。


A	В	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$Y = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC = \sum m(3,5,6,7)$$

画卡诺图

A	BC	00	01	11	10
0		0	0	1	0
1		0	1	1	1

$$Y = AB + BC + AC$$



 $Y = \overline{\overline{Y}} = \overline{AB + BC + AC} = \overline{AB \cdot \overline{BC} \cdot \overline{AC}}$

④用与非门设计四变量多数表决电路,当输入变量A、B、C、D有3个或3个以上1时输出为1,输入为其他状态时输出为0


解:根据题意列真值表

肝: 似加险芯列桑且农						
A	В	С	D	Y		
0	0	0	0	0		
0	0	0	1	0		
0	0	1	0	0		
0	0	1	1	0		
0	1	0	0	0		
0	1	0	1	0		
0	1	1	0	0		
0	1	1	1	1		
1	0	0	0	0		
1	0	0	1	0		
1	0	1	0	0		
1	0	1	1	1		
1	1	0	0	0		
1	1	0	1	1		
1	1	1	0	1		
1	1	1	1	1		

 $Y = \bar{A}BCD + A\bar{B}CD + AB\bar{C}D + ABC\bar{D} + ABCD$

AB	CD	00	01	11	10	
00		0	0	0	0	
01		0	0	1	0	
11		0	1	1	1	
10		0	0	1	0	

 $Y = ABD + ABC + BCD + ACD = \overline{ABD + ABC + BCD + ACD} = \overline{ABD} \cdot \overline{ABC} \cdot \overline{BCD} \cdot \overline{ACD}$



⑤试设计一个8421BCD码的检码电路。要求当输入量 $DCBA \leq 4$,或 ≥ 8 时,电路输出L为高电平,否

则为低电平。试用与非门设计该电路。要求:


- (1) 写出真值表
- (2) 写出函数式并化简
- (3) 画出与非门实现的逻辑电路

解:

741 •				
D	C	В	A	L
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	×
1	0	1	1	×
1	1	0	0	×
1	1	0	1	×
1	1	1	0	×
1	1	1	1	×


AB	CD	00	01	11	10
00		1	1	×	1
01		1	0	X	1
11		1	0	×	×
10		1	0	×	×

$$L = \bar{C} + \bar{A}\bar{B} = \bar{A}\bar{B} + \bar{C} = \overline{\overline{A}\overline{B} + \bar{C}} = \overline{\overline{A}\overline{B}} \bullet \bar{C} = \overline{\overline{A}\overline{B}} \bullet \bar{C}$$




SR锁存器

1. 用或非门构成的SR锁存器



S_D	R_D	Q	Q^*
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	不定
1	1	1	不定


2. 用与非门构成的SR锁存器



S_D'	R_D'	Q	Q^*
1	1	0	0
1	1	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
0	0	0	不定
0	0	1	不定

题型一:给出初始状态,画出次态

①用与非门构成的SR锁存器,已知输入信号和初始状态波形,请画出 Q^*



②用或非门组成的基本 RS 触发器的所谓"状态不定"是发生在 R、S 加入信号

(D)

A. 0, 0

B. 0, 1


C. 1, 0

D. 1, 1

触发器

触发器:分为电平触发和边沿触发两种类型的触发器

- 一、电平触发的触发器
- 1. 电平触发SR触发器



CLK	S	R	Q	Q^*
0	×	×	0	0
0	×	×	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	不定
1	1	1	1	不定 不定




10为1

01为0


11不定

①一个电平触发的 \mathbf{SR} 触发器,已知时钟信号、输出信号和初始状态信号波形,请画出 \mathbf{Q}^*

官方公众号:易考易学




2. 电平触发D触发器




CLK	D	Q	Q^*
0	×	0	0
0	×	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

①一个电平触发D触发器,已知时钟信号、输出信号和初始状态信号波形,请画出 Q^*



二、边沿触发的触发器

1. 主从SR触发器



CLK	S	R	Q	Q^*
×	×	×	×	Q
□	0	0	0	0
Jŧ	0	0	1	1
□	1	0	0	1
□	1	0	1	1
J	0	1	0	0
	0	1	1	0

分区 及格速成 的第38页

J	1	1	0	不定
J	1	1	1	不定


00保持

10为1

01为0

11不定

2. 主从JK触发器



CLK	J	K	Q	Q^*
X	×	×	×	Q
Jŧ	0	0	0	0
	0	0	1	1
	1	0	0	1
JŁ	1	0	1	1
J	0	1	0	0
Jŧ	0	1	1	0
Jŧ	1	1	0	1
JŁ	1	1	1	0


00保持

10为1

01为0

11翻转


①一个主从JK触发器,已知时钟信号、输出信号和初始状态信号波形,请画出 Q^*




触发器的逻辑功能

1. SR触发器

S	R	Q	Q^*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	不定 不定
1	1	1	不定



状态转换图




2. JK触发器

J	K	Q	Q^*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

特性方程

$$Q^* = JQ' + K'Q = J\bar{Q} + \overline{K}Q$$

状态转换图




3. T触发器

T	Q	Q^*
0	0	0
0	1	1
1	0	1
1	1	0

特性方程

$$Q^* = TQ' + T'Q$$

状态转换图




4. D触发器

D	Q	Q^*
0	0	0
0	1	0
1	0	1
1	1	1

特性方程

$$Q^* = D$$

状态转换图



题型一:不同逻辑功能的触发器的转换

方法: 抓住触发器的特性方程

①对于IK触发器,若I = K,则可完成_____触发器的逻辑功能,若 $I = \overline{K}$,则可完成 ____触发器的逻辑功能

解: T, D

$$Q^* = JQ' + K'Q = J\overline{Q} + \overline{K}Q$$

$$Q^* = TO' + T'O$$

②对于JK 触发器,若J=K,则可完成哪种触发器的逻辑功能(C)

③为实现将 JK 触发器转换为 D 触发器, 应使(A)

$$A.J = D, K = \overline{D}$$
 $B.K = D, J = \overline{D}$ $C.J = K = \overline{D}$ $D.J = K = \overline{D}$

$$B.K = D, I = \overline{D}$$

$$C.J=K=D$$


$$D.J = K = \overline{D}$$

解:

$$Q^* = D$$

④T触发器中,当 T=1时,触发器实现(C)功能

A. 置 1



题型二:给定条件,设计触发器

方法: 抓住触发器的特性方程

①对于 T 触发器, 若原态 $O^n = 0$, 欲使新态 $O^{n+1} = 1$, 应使输入 T=(B)

A.0

D.
$$\bar{Q}$$

解:

$$Q^* = TQ' + T'Q$$

②对于 T 触发器,若原态 $Q^n = 1$,欲使新态 $Q^{n+1} = 1$,应使输入 T=(A)

A.0

B.1

C.Q

D. *Ō*

③对于 D 触发器, 欲使 $Q^{n+1} = Q^n$, 应使输入 D=(C)

A.0

B.1

C.*Q*

C.Q

D. *Ō*

解:

 $Q^* = D$

④对于K触发器按 $Q^{n+1} = 1$ 工作,可使K触发器的输入端()

$$(\Delta)$$
 $I - K - 1$

(P)
$$I = 1 \ V = 0$$

(C)
$$I = K = 0$$

(A)
$$J = K = 1$$
 (B) $J = 1, K = 0$ (C) $J = K = 0$ (D) $J = 0, K = 1$

解:对于A选项, $Q^{n+1} = J\bar{Q} + \bar{K}Q = 1 \cdot \bar{Q} + \bar{1} \cdot Q = 1 \cdot \bar{Q} + 0 \cdot Q = \bar{Q}$

对于B选项, $Q^{n+1} = I\bar{Q} + \bar{K}Q = 1 \cdot \bar{Q} + \bar{0} \cdot Q = 1 \cdot \bar{Q} + 1 \cdot Q = Q + \bar{Q} = 1$

对于C选项, $Q^{n+1} = J\bar{Q} + \bar{K}Q = 0 \cdot \bar{Q} + \bar{0} \cdot Q = 0 \cdot \bar{Q} + 1 \cdot Q = Q$

对于D选项, $Q^{n+1} = I\bar{Q} + \bar{K}Q = 0 \cdot \bar{Q} + \bar{1} \cdot Q = 0 \cdot \bar{Q} + 0 \cdot Q = 0$ 故选B

 $Q^* = IQ' + K'Q = I\bar{Q} + \bar{K}Q$


题型三: 触发器的基本概念

- ①触发器的输出状态取决于() C
 - (A) 输入信号
- (B) 电路的原始状态
- (C)输入信号和电路的原始状态 (D)电路的次态
- ②下列描述不正确的是() A
 - (A) 时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态
- (B) 寄存器只能存储小量数据,存储器可以存储大量数据
- (C) 主从JK触发器主触发器具有一次翻转性
- (D) 上面描述至少有一个不正确

解:时序逻辑由当前施加的信号及之前所处的状态共同决定

- ③存储 8 位二进制信息要几个触发器(D)
- A.2 B.3 C.4
- D.8
- ④请判断以下哪个电路不是时序逻辑电路(C)
- A.计数器
- B.寄存器
- C.译码器
- D.触发器
- ⑤下列触发器中,没有约束条件的是(D)
- A.基本 RS 触发器 B.主从 RS 触发器 C.同步 RS 触发器

- D.边沿 D 触发器
- ⑥某触发器的状态图如图所示,该触发器是(D)



- A. T 触发器
- B. RS 触发器
- C. D 触发器
- D. JK 触器
- ⑦已知某触发的特性表如下(A.B 为触发器的输入)其输出信号的逻辑表达式为 (C)

A	В	Q^{n+1}	说明
0	0	Q^n	保持
0	1	0	置0
1	0	1	置1
1	1	\bar{Q}^n	翻转

- (A) $Q^{n+1} = A$
- (B) $Q^{n+1} = \bar{A}Q^n + A\overline{Q^n}$
- (C) $Q^{n+1} = A\overline{Q^n} + \overline{B}Q^n$
- (D) $Q^{n+1} = B$

同步时序逻辑电路分析(一)

- 时序逻辑电路 ①由触发器和门电路所构成的一种电路,电路的触发器由时钟信号控制,使得电路的 输出状态发生改变
 - ②同步时序逻辑电路(所有触发器共用一个时钟信号)、异步时序逻辑电路(触发器 的时钟信号不同)
- ①在逻辑电路中,时序电路的输出不仅与当前的输入有关,而且与______有关,构成时序电路的基本器

解:输出状态的原始状态;触发器


②在时序逻辑电路中,若输出信号不仅取决于存储电路的状态,还取决于输入变量,则称之为 型 电路

解:摩尔

③时序逻辑电路按照其触发器是否有统一的时钟控制分为()时序电路和()时序电路 解: 同步; 异步

题型一:给出电路图,求各种方程、状态转移图、状态转移表

- ①从给定的逻辑图中写出每一个触发器的驱动方程(输入端口的逻辑表达式)
- ②将得到的驱动方程代入相应的触发器的特性方程,得出每一个触发器的状态方程,从而得到由这些状 态方程组成的整个时序电路的状态方程组
- ③根据逻辑图写出电路的输出方程
- ①已知逻辑电路图如下所示,请写出它的驱动方程、状态方程、输出方程



解:

驱动方程:直接根据电路图的得到每个触发器的输入

 $D_1 = AQ_2Q_3$

 $D_2 = Q_2 \oplus Q_3$

 $D_3 = Q_1' Q_3'$

特性方程: 触发器的特性方程

 $Q^* = D$

 $Q_1^* = AQ_2Q_3$

 $Q_2^* = Q_2 \oplus Q_3$


 $Q_3^* = Q_1' Q_3'$

输出方程: 电路整体的输出


 $Y = AQ_1 + A'Q_2Q_3$

$Q_{1}^{*}Q_{2}^{*}Q_{3}^{*}/Y$ A	000	001	011	100	101	110	111
0	001/0	010/0	000/1	000/0	010/0	010/0	000/1
1	001/0	010/0	100/0	000/1	010/1	010/1	100/1

状态转换图:



②分析时序逻辑电路的功能,写出驱动方程,状态转移方程,画出状态转移图



解:

列写驱动方程

$$J_1 = \overline{Q_1 Q_3}, K_1 = 1$$

$$J_2 = Q_1$$
, $K_2 = \overline{\overline{Q_1}\overline{Q_2}}$

$$J_3 = Q_1 Q_3, K_3 = Q_2$$

图中触发器均为JK触发器,特性方程为 $Q^{n+1} = J\bar{Q} + \bar{K}Q$

则

$$Q_1^{n+1} = J_1 \overline{Q_1} + \overline{K_1} Q_1 = \overline{Q_1} \overline{Q_3} \overline{Q_1}$$

$$Q_2^{n+1} = J_2 \overline{Q_2} + \overline{K_2} Q_2 = Q_1 \overline{Q_2} + \overline{Q_1} Q_2 \overline{Q_3}$$

$$Q_1^{n+1} = J_1 \overline{Q_1} + \overline{K_1} Q_1 = \overline{Q_1} \overline{Q_3} \overline{Q_1}$$


$$Q_2^{n+1} = J_2 \overline{Q_2} + \overline{K_2} Q_2 = Q_1 \overline{Q_2} + \overline{Q_1} Q_2 \overline{Q_3}$$

$$Q_3^{n+1} = J_3 \overline{Q_3} + \overline{K_3} Q_3 = Q_1 Q_2 \overline{Q_3} + \overline{Q_2} Q_3$$


状态转移真值表为:

Q_1	Q_2	Q_3	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
0	0	0	1	0	0
0	0	1	1	0	1
0	1	0	1	1	0
0	1	1	1	0	0
1	0	0	0	1	0
1	0	1	0	1	1
1	1	0	0	0	1
1	1	1	0	0	0

通过状态转移真值表画状态图。如下:




③下图分别为四个逻辑电路的状态转换图,其中不具备自启动性的是()



解: B

自启动: 从初始状态出发,能够一直循环

④分析时序逻辑电路的功能,写出驱动方程,状态转移方程,画出状态转移图



解:

列写出驱动方程和输出方程

$$J_1 = X, K_1 = \overline{X}$$


 $J_2 = Q_1, K_2 = \overline{Q_1}$
 $Z = Q_1 \overline{Q_2}$

 $J_1=X,K_1=ar{X}$ $J_2=Q_1,K_2=\overline{Q_1}$ $Z=Q_1\overline{Q_2}$ 图中触发器均为JK触发器,状态方程为 $Q^{n+1}=Jar{Q}+\overline{K}Q$

$$Q_1^{n+1}=J_1\overline{Q_1}+\overline{K_1}Q_1=X\overline{Q_1}+\overline{X}Q_1=X\overline{Q_1}+XQ_1=X\left(Q_1+\overline{Q_1}\right)=X$$
 $Q_2^{n+1}=J_2\overline{Q_2}+\overline{K_2}Q_2=Q_1\overline{Q_2}+\overline{Q_1}Q_2=Q_1\overline{Q_2}+Q_1Q_2=Q_1$ 状态转移真值表为:

X	Q_1	Q_2	Q_1^{n+1}	Q_2^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	1	1
0	1	1	0	1	0
1	0	0	1	0	0
1	0	1	1	0	0
1	1	0	1	1	1
1	1	1	1	1	0

通过状态转移真值表画状态图。如下:




同步时序逻辑电路分析(二)

题型二:根据状态图,设计电路

方法:根据状态转换图写出真值表,然后根据真值表画出卡诺图,同时结合触发器的特性方程,得到驱动方程,根据驱动方程画出电路图

①某同步时序电路的状态图如下,试用D触发器设计电路



解:

根据状态图列写状态转移真值表

Q_1	Q_0	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	X	X	X

作出 Q_1^{n+1} 、 Q_0^{n+1} 、Z卡诺图如下


Q_0	Q_1	0	1
0		0	0
1		1	×

Q_0 Q	$Q_1 \mid 0$	1
0	1	0
1	0	×

$$egin{array}{c|cccc} Q_0 & Q_1 & 0 & 1 & & & & & & & & & & \\ \hline 0 & & 0 & & 1 & & & & & & & & & \\ 1 & & 0 & & \times & & & & & & & & & & \\ \hline \end{array}$$

$$\begin{array}{l} Q_1^{n+1}=D_1=Q_0 \Rightarrow D_1=Q_0 \\ Q_0^{n+1}=D_0=\overline{Q_1} \ \overline{Q_0} \Rightarrow D_0=\overline{Q_1} \ \overline{Q_0} \\ Z=Q_1 \end{array}$$

官方公众号:易考易学






计数器(一)

计数器	用于时钟脉冲的计数还可以用于分频、定时等等
计数器的分类	按照计数器中的触发器是否同时翻转,可以分为同步和异步按照计数器中的数字增减可以分为:加法计数器、减法计数器、可逆计数器(加减计数器)按照编码方式可以分为:二进制计数器、格雷码计数器

四位同步二进制(十六进制)计数器74161、同步十进制计数器74160 真值表均为下表所示

CLK	R_D'	LD'	EP	ET	工作模式
×	0	X	×	×	置零
↑	1	0	X	×	预置数
×	1	1	0	1	保持
×	1	1	X	0	保持(C=0)
1	1	1	1	1	计数



利用N进制计 意M进制的计 数器


-, M < N

数器,构成任 置零法: 在计数器计为状态M时,将器件强制置零 置数法:给计数器置入某个数值,使其强制变为M进制的计数器


> ①试利用同步十进制计数器74160接成同步六进制计数器。74160的功 能表如下表所示,

解:

下图所示电路是采用置零法接成的六进制计数器。



采用置数法时可以从计数循环中的任何一个状态置入适当的数值而跳 越N-M个状态,得到M进制计数器。下图中给出了两个不同的方案, 其中图 (a) 的接法是用 $Q_3Q_2Q_1Q_0 = 0101$ 状态译码产生LD' = 0信 号,下一个CLK信号到达时置入0000状态,从而跳过0110~1001这4 个状态,得到六进制计数器



\equiv M > N

如果M可以分解为两个小于N的因数相乘 $M = N_1 \times N_2$,则可以采用 串行进位方式或者并行进位方式,将一个 N_1 进制计数器和一个 N_2 进制 计数器连接起来构成M进制计数器。

在串行进位方式中,以低位的进位输出信号作为高位的时钟输入信 号。在并行进位方式中,以低位的进位输出信号作为高位的工作状态 控制信号。两个器件的CLK输入端同时接计数的输入信号

当M为大于N的素数时,不能分解成 N_1 和 N_2 的乘积,上面讲的并行进 位方式和串行进位方式就行不通了。必须采取置零方式或置数方式构 成M进制计数器。


置零法: 首先将两片N进制计数器按照最简单的方式连接成一个大于M 进制计数器。然后在计数器计为状态M时,将两个器件同时置零

置数法: 首先将两片N进制计数器按照最简单的方式连接成一个大于M 进制计数器,然后将两个器件同时置入合适的数据,跳过多余状态, 得到讲制计数器

①试用两片同步十进制计数器接成百进制计数器


解:本例中M=100, $N_1=N_2=10$,将两片74160直接按并行进位方 式或串行进位方式连接即得百进制计数器

下图所示电路是并行进位方式的接法。以第(1)片的进位输出C作为 第(2)片的EP和ET输入,每当第(1)片计成9(1001)时C变为1, 下个CLK信号到达时第(2)片为计数工作状态,计入1,而第(1)片 计成0(0000),它的C端回到低电平。第(1)片的EP和ET恒为1, 始终处于计数工作状态。



并行进位方式


下图所示电路是串行进位方式的连接方法。两片74160的EP和ET恒为 1,都工作在计数状态。第(1)片每计到9(1001)时C端输出变为高 电平,经反相器后使第(2)片的CLK端为低电平。下一个计数输入脉 冲到达后,第(1)片计成0(0000)状态,C端跳回低电平,经反相 后使第(2)片的输入端产生一个正跳变,于是第(2)片计入1。可 见,在这种接法下两片74160不是同步工作的。



②试用两片同步十进制计数器74160接成二十九进制计数器解:


因为M = 29是一个素数,所以必须使用置零法或置数法构成二十九制计数器。

下图是整体置零方式的接法。首先将两片74160以并行进位方式连成一个百进制计数器。当计数器从全0状态开始计数,计入29个脉冲时,经门 G_1 译码产生低电平信号立刻将两片74160同时置零,于是便得到了二十九进制计数器。需要注意的是,计数过程中第(2)片74160不出现1001状态,因而它的C端不能给出进位信号。而且,门 G_1 输出的脉冲持续时间极短,也不宜作进位输出信号。如果要求输出进位信号持续时间为一个时钟信号周期,则应从电路的28状态译出。当电路计入28个脉冲后门 G_2 输出变为低电平,第29个计数脉冲到达后门 G_2 的输出跳变为高电平。




通过这个例子可以看到,整体置零法不仅可靠性较差,而且往往还有另加译码电路才能得到需要的进位输出信号。

采用整体置数方式可以避免置零法的缺点。下图电路是采用整体置数法接成的二十九进制计数器,首先仍需要将两片74160接成百进制计数器。然后将电路的28状态译码产生*LD*′=0信号,同时加到两片74160上,在下一个计数脉冲(第29个输入脉冲)到达时,将0000同时置入两片74160中,从而得到二十九进制计数器。进位信号可以直接由门G的输出端引出。




计数器(二)



计算器(三)

题型二:考查计数器电路的构造、连接

①分析下图所示的计数器电路,说明这是什么进制的计数器。十进制计数器74160的功能表如下表所示:



CLK	R_{D}^{\prime}	LD'	EP	ET	工作模式
×	0	×	×	×	置零
↑	1	0	×	×	预置数
X	1	1	0	1	保持
×	1	1	×	0	保持(C=0)
1	1	1	1	1	计数


解:图所示的计数器电路是采用同步置数法接成的七进制计数器。当计数器计成1001(9)状态时,

LD'变成低电位。待下一个CLK脉冲到来时,将电路置成 $Q_3Q_2Q_1Q_0=0011(3)$,然后再从3开始作

加法计数。在CLK连续作用下,电路将在 $0011 \sim 1001$ 这七个状态间循环,故电路为七进制计数器

②分析下图所示的计数器电路,说明这是多少进制的计数器

十六进制计数器74LS161的功能表如表所示



CLK	$R_D{'}$	LD'	EP	ET	工作模式
×	0	×	X	×	置零
↑	1	0	×	×	预置数

X	1	1	0	1	保持
X	1	1	×	0	保持(C=0)
†	1	1	1	1	计数


解: 图中电路是采用异步置零法74LS161接成的十进制计数器。当计数器进入 $Q_3Q_2Q_1Q_0=1010$ 状态后,

与非门输出低电平置零信号,立刻将计数器置成 $Q_3Q_2Q_1Q_0=0000$ 状态。由于 $Q_3Q_2Q_1Q_0=1010$ 是一个过渡状态,

不存在于稳定状态的循环中,所以电路按0000~1001这十个状态顺序循环,是十进制计数器。

电路的状态转换图如下图所示:

③试分析下图所示的计数器在M = 1和M = 0时各为几进制。其功能表如下表所示



CLK	R_D'	LD'	EP	ĒΤ	工作模式
X	0	×	×	X	置零
1	1	0	×	X	预置数
X	1	1	0	1	保持
X	1	1	×	0	保持(C=0)
1	1	1	1	1	计数

解: 图中电路采用同步置数法用74160接成的可变进制计数器。在M=1的状态下,当电路进入 $Q_3Q_2Q_1Q_0=1001$ (九)以后,LD'=0。下一个CLK到达时将 $D_3D_2D_1D_0=0100$ (四)置入电路中,

使 $Q_3Q_2Q_1Q_0=0100$,再从0100继续作加法计数。因此,电路在0100到1001这六个状态间循环,构成六进制计数器。

同理, 在M = 0的情况下, 电路计到1001后置入0010(二), 故形成八进制计数器。

④试用4位同步二进制计数器74LS161接成十二进制计数器,标出输入、输出端。可以附加

必要的门电路,74LS161的功能表如下表所示


CLK	R_D'	LD'	EP	ET	工作模式
×	0	×	×	×	置零
1	1	0	×	×	预置数
×	1	1	0	1	保持

官方公众号:易考易学

X	1	1	×	0	保持(C=0)
↑	1	1	1	1	计数

解:此题有多种可行的方案。例如可采用同步置数法,在电路计成 $Q_3Q_2Q_1Q_0=1011$ (十一)后译LD'=0信号,


并在下一个CLK信号到达时置入0000就得到了十二进制计数器。电路接法如下所示:



555定时器(一)

555定时器


555定时器是一种多用途的数字模拟混合 集成电路, 可以用来方便的构成施密特 触发器、单稳态触发器、多谐振荡器




555定时器构 发器

2号和6号端口是输入端口 成的施密特触 4号和8号端口接电源

1号和5号端口之间一般接入一个电容 3号端口是输出



输入电压和输出电压的关系 (滞回特性)



- ①当电压从零逐渐增大时,输入电压和输出 电压的关系是上面的折线
- ②当电压从大变小时,输入电压和输出电压 的关系是下面的折线

回差电压:两个阈值的差值 $V_{\Delta} = V_{+} - V_{-} =$ $\frac{1}{3}V_{CC}$


$$V_{+} = \frac{2}{3}V_{CC}$$

$$V_{-} = \frac{1}{3}V_{CC}$$


施密特触发器 的引用


施密特触发器和前面所述触发器是不同 的、被广泛用于波形变换、脉冲整形

①波形变换: 三角波变为矩形波




②脉冲整形:将不规则的波形转化为矩 形波






③脉冲鉴幅:尖端幅度对应着低电平



题型一:考查555定时器构成施密特触发器,求输出波形

- ①已知电源电压 $V_{cc} = 12V$,求:
- (1) 说明电路的功能
- (2) 电路的 V_{T^+} , V_{T^-} 各为多少
- (3) 如果输入电压波形如图, 试画出3脚的输出电压波形




(1) 该电路是施密特触发器,功能是波形整形

(2)

$$V_{T^{+}} = \frac{2}{3}V_{CC}$$

 $V_{T^{-}} = \frac{1}{3}V_{CC}$
(3)

输入电压上升时与 V_{T^+} 的交点处,由高变低 输入电压下降时与 V_{T} -的交点处,由低变高




555定时器(二)

单稳态触发器 ①单稳态触发器有一个稳态和一个暂稳态两个不同的工作状态 ②在外界触发脉冲作用下,能从稳态翻转到暂稳态,在暂稳态维持一段时间 后,再自动返回稳态 ③暂稳态维持时间的长短取决于电路参数,和触发脉冲无关 ④被广泛用于脉冲整形,延时、定时(产生固定宽度的脉冲信号) 暂稳态的持续时间(输出的脉冲宽度): 555定时器构成单稳态 $T_W = RC \ln 3 \approx 1.1 \cdot RC$ 触发器 V_{CC} R 8 555 $0.01 \mu F$ 2


题型一: 555定时器构成单稳态触发器, 求一些参数

- ①如图所示电路中 $R = 10K\Omega$, C = 100uF,
 - (1) 这是一个什么电路
 - (2) 如图 u_i 出现一个负脉冲时, u_0 会出现多长宽度的正脉冲
 - (3) 判断如图两个触发信号是否合理



解:

- (1) 该电路为555定时器构成的单稳态触发器
- (2)由以上分析可知, u_0 出现的正脉冲即为暂稳态,持续时间为 T_W $T_W=1.1$ $RC=1.1\times 10\times 10^3\times 100\times 10^{-6}s=1.1s$ 所以 u_0 会出现1.1s的正脉冲
- (3)输入信号的低电平宽度必须小于 T_W ,即1.1s u_{i1} 的低电平宽度为2s, u_{i2} 的低电平宽度为0.5s,所以 u_{i1} 不合理, u_{i2} 合理



- ②由 555 定时器组成的单稳态电路,为改变脉冲宽度,错误的作法是 (A,B)
- A. 改变输入触发信号的脉宽
- B. 改变输入触发信号的幅度
- C. 改变电阻 R
- D. 改变电容 C
- ③单稳态触发器具有一个稳态和一个()

解: 暂稳态

- ④单稳态电路的主要功能是()
- (A) 多谐振荡
 - (B) 波形变换
- (C) 延时
- (D) 存储信息

解: C

- ⑤由555定时器构成的单稳态触发器,其输出脉冲宽度取决于()
- (A) 电源电压
- (B) 触发信号幅度
- (C) 触发信号宽度
- (D) 外接R,C的数值


解: D

555定时器 (三)

6. VII. 100 -110 HH	
多谐振荡器	多谐振荡器不需要外界输入,能够自动产生矩形
	波信号
555定时器构成多谐振荡器	<i>V_{cc}</i>
	R_1
	8 4
	R_2 0 0 0 0 0 0 0 0 0 0
	$C \stackrel{\downarrow}{=} \begin{array}{c} 2 \\ 1 \\ 5 \end{array}$
	①电容的充电时间(脉冲高电平持续时间)
	$T_1 = (R_1 + R_2)C \ln 2$
	②电容的放电时间 (脉冲低电平持续时间)
	$T_2 = R_2 C \ln 2$
	③电路振荡的周期
	$T = T_1 + T_2 = (R_1 + 2R_2)C \ln 2$
	④振荡频率 / / / / / / / / / / / / / / / / / / /
	$f = \overline{T}$
	⑤输出脉冲的占空比: 高电平持续时间和整个周
	期长度的比值
	$T_1 R_1 + R_2$
	$q = \frac{T_1}{T} = \frac{R_1 + R_2}{R_1 + 2R_2}$
石英晶体振荡器	①在多谐振荡器的基础上,在电路中加入了石英
_ 4	晶体,稳定振荡频率
	②石英晶体的振荡频率只和石英晶体的固有频
	率、结晶方向、外形尺寸有关,而和外接电容和
	电阻无关,具有高度准确的振荡频率

题型一: 555定时器构成多谐振荡器, 求一些参数

①用555定时器构成的多谐振荡器如图所示,当电位器 R_w 滑移至上下两端时,分别计算振荡频率和相应的占空比



高电平持续时间为 $T_1=0.7(R_1+R_2+R_w)C$

当电位器 R_w 滑移至最上端时,低电平持续时间为 $T_2 = 0.7(R_2 + R_w)C$ 振荡周期:

$$T = T_1 + T_2 = 0.7(R_1 + 2R_2 + 2R_w)C$$

$$= 0.7(1K\Omega + 2K\Omega + 20K\Omega) \times 0.01uF$$

$$= 0.7 \times 23 \times 10^3 \times 0.01 \times 10^{-6} s$$

= 0.161ms

则振荡频率为

$$f = \frac{1}{T} = \frac{1}{0.161ms} \approx 6.2kHz$$

占空比为

$$\frac{T_1}{T_1 + T_2} = \frac{R_1 + R_2 + R_w}{R_1 + 2R_2 + 2R_w} = \frac{12}{23} \approx 52\%$$

当电位器 R_w 滑移至最下端时,低电平持续时间为 $T_2 = 0.7R_2C$

振荡周期 $T = T_1 + T_2 = 0.7(R_1 + 2R_2 + R_w)C$

$$= 0.7 \times 13 \times 10^{3} \times 0.01 \times 10^{-6} s$$

=0.091ms

则振荡频率为

$$f = \frac{1}{T} = \frac{1}{0.091ms} \approx 11kHz$$

$$\frac{T_1}{T_1 + T_2} = \frac{R_1 + R_2 + R_w}{R_1 + 2R_2 + R_w} = \frac{12}{13} \approx 92\%$$

题型二:考查施密特触发器、多谐振荡器、单稳态触发器的基本性质

①滞回特性是(D)的基本特性

A. 多谐振荡器

B. 单稳态触发器

C.T 触发器

D. 施密特触发器

②下列说法是正确的是(A)

A. 施密特触发器的回差电压 $\Delta U = U_{T+} - U_{T-}$

B. 施密特触发器的回差电压越大, 电路的抗干扰能力越弱

C. 施密特触发器的回差电压越小, 电路的抗干扰能力越强

D. 以上说法都不正确

③为了将三角波换为同频率的矩形波,应选用(A)


A. 施密特触发器 B. 单稳态触发器 C. 多谐振荡器 D. 计数器

④多谐振荡器可产生() B


(A) 正弦波 (B) 矩形脉冲 (C) 三角波 (D) 锯齿波
⑤石英晶体多谐振荡器的突出优点是() C (A)速度高 (B)电路简单 (C)振荡频率稳定 (D)输出波形边沿陡峭
⑥ 石英晶体多谐振荡器的输出脉冲频率取决于(A) A. 晶体的固有频率 B. 晶体的固有频率和 RC 参数值 C. RC 参数大小 D. 组成振荡器的门电路的平均传输时间
⑦下列说法正确的是(C) A. 多谐振荡器有两个稳态 B. 多谐振荡器有一个稳态和一个暂稳态 C. 多谐振荡器有两个暂稳态 D. 以上说法都不正确
⑧用 555 构成的施密特电路,特点是(C) A. 有一个稳定状态 B. 没有稳定状态 C. 有二个稳定状态 D. 有多个稳定 状态
⑨电源电压为 $+12V$ 的 555 定时器. 组成施密特触发器,控制端开路,则该触发器的回差电压 ΔV_T 为(A) A. $4V$ B. $6V$ C. $8V$ D. $12V$
⑩由555集成电路不能实现的单元电路是() (A)单稳触发电路 (B)多谐振荡器 (C)运算放大器 (D)施密特触发器 解: C
施密特触发器有

RAM和ROM

半导体存储器	从存取功能上分:只读存储器ROM、随机存储器RAM
只读存储器	在正常的工作状态中,只能读取数据,不能快速地随时修改或者重新 写入数据;但是电路结构简单,而且断电之后数据不会丢失,缺点就 是只适用于某些特定场合
	只读存储器分为
	①掩模ROM:数据在制作时已经确定,无法更改
	②可编程ROM(PROM):可以根据用户需求自己写入,但是一旦写 入就不能修改
	③可擦除的可编程ROM(EPROM):可以根据用户需求写入,也可以随时修改
随机存储器	在正常工作时,可以快速地写入或者读出数据
	①静态随机存储器SRAM ②动态随机存储器DRAM:结构简单、所能够达到的集成度远远高于 静态随机存储器,但是存取速度不如静态存储器



SRAM 由存储矩阵、地址译码器、读写控制电路构成



- ①存储矩阵由许多存储单元排列而成,每个存储单元能存一位二值数据
- ②地址译码器一般分为行地址译码器和列地址译码器
- ③读写控制电路用于对电路的工作状态进行控制
- ①存储容量为8K×8位的ROM存储器,其地址线为(C)条

A. 8

B. 12

C. 13

D. 14

②只能按地址读出信息,而不能写入信息的存储器为(B)

A. RAM

B. ROM

C. PROM

D. EPROM

③随机存取存储器具有(A)功能

A.读/写

B.无读/写 C.只读

D.只写

④为构成 4096 × 4 的 ROM, 需要多少片1024 × 1 的 ROM,

并且需要有多少位地址译码以完成寻址操作(B)

A. 8 片, 10 位 B. 16 片, 12 位 C. 16 片, 14 位 D. 10 片, 12 位

⑤一个6位地址码、8位输出的ROM, 其存储矩阵的容量为(C)

A. 48 B. 64

C. 512 D. 256

⑥对于32K×8存储系统至少需要____根地址线和____根数据线

解: $2^{15} = 32K$, 15根地址线, 8根数据线

故答案为: 15:8

⑦要构成容量为 $4K \times 8$ 的RAM,需要多少片容量为 256×4 的RAM()

(A) 2 (B) 4 (C) 8 (D) 32

解: D

$$\frac{4 \times 1024 \times 8}{256 \times 4} = 32$$