DIC20
組合與循序邏輯時序量測

依講義規格重寫之實驗報告

17 October 2026

中文版
HSPICE S-2021.09 | 模型庫另行提供

1 目的

依據 PDF 81–84 頁重建 Lab 20，分開定義組合邏輯 propagation delay、輸出轉換時間及循序電路 setup/hold；以掃描得到成功 / 失敗邊界。

2 Spec 對照

S 表示已執行模擬檢查，D 表示分析與討論。

要求與 PDF 頁碼	對應 deck / 檢查	狀態
四級 inverter、10fF 及 tr/tf/tPLH/tPHL (81,84)	D01/C0	S
靜態 DFF 兩種資料 setup (82–83)	D02; 62 cases	S
兩種資料 hold 及 0 時間案例 (83)	D03; 102 cases	S
極短脈衝通過多級 inverter (84)	D01/C1–5	S
minimum pulse/release 定義 (84)	Discussion	D

3 電路與設計推導

四級 inverter 使用 $W_p/W_n/L = 3.6/1.8/0.25\,\mu$m，最後負載 10 fF。靜態 DFF 依圖 20.2(b) 以四個 transmission gate 和四個 inverter 組成 master/slave，輸出另接 10 fF。Master 於低時脈透明、slave 於高時脈透明，所以為正緣觸發。兩相時脈理想互補以分離本體 timing，沒有把反相器 clock skew 混入本次邊界。

$$t_{PLH/PHL} = t_{out,50\%} - t_{in,50\%}, \quad t_r = t_{90\%} - t_{10\%}, \quad t_f = t_{10\%} - t_{90\%}.$$

Setup offset 是資料 50% 比 clock50% 提早多少；hold offset 是資料 50% 比 clock50% 晚多少。負 hold 表示本測試中資料可在時脈 50% 之前改變，不能直接解讀為任意時脈可提早改資料。

4 模擬設定

模型由使用者於本機另行提供；採 1 V、27 °C 的教學適配條件，不把講義舊製程的 2.5 V 數值視為本次通過門檻。使用 PrimeSim HSPICE S-2021.09、`accurate`、`runlvl=5`，由

實際.print/.measure 數據繪圖。每個.alter 重設全部基準參數與溫度。所有案例皆完成，無 error 或 failed 量測；這不代表完全沒有模型或收斂提示。公開 netlist 僅保留 * MODEL_SETUP_REQUIRED 註解，不附模型路徑。完整數據位於該 lab 的 results/，大型資料依 deck 分檔，由 simulation_data.json 索引。三份 deck 共 170 案例。組合輸入邊緣 5 ps，pulse width 為 1 ns 及 100/50/20/10/5 ps，最大步距 0.5 ps。DFF 時脈與資料邊緣 20 ps，clock50% 在 1.01 ns；setup 掃-100 至 200 ps、hold 掃-300 至 200 ps，步距 10 ps，兩種資料極性皆測。DFF 最大步距 1 ps、總 3.5 ns；在 1.8 ns 及 3.0 ns 分別檢查 capture 與保持，兩點皆達 logic0 ≤ 0.1 V 或 logic1 ≥ 0.9 V 才通過。

5 結果與規格檢查

Width (ps)	$V_{out,pk}$ (V)	t_{PLH} (ps)	t_{PHL} (ps)	t_r (ps)	t_f (ps)
1000	1.1171	269.43	310.50	87.92	44.24
100	0.7882	262.33	233.49	–	–
50	0.0089	–	–	–	–
20	0.0046	–	–	–	–
10	0.0046	–	–	–	–
5	0.0046	–	–	–	–




Figure 1: 四級延遲與窄脈衝衰減。真實的過衝 / 下衝均保留。

Check	Captured bit	Failing offset (ps)	Passing offset (ps)
setup	0	140	150
setup	1	110	120
hold	0	-120	-110
hold	1	-150	-140

本條件下最壞 setup 的通過點為 150 ps，前一點 140 ps 失敗；另一極性為 120 ps / 110 ps。最保守 hold 通過點為-110 ps，前一點-120 ps 失敗；另一極性為-140 ps /-150 ps。兩種極性在 0 ps hold 皆通過。這是 10 ps 網格與指定判準的界限，不是連續時間精確值或 clock-to-Q 退化型 library 規格。

100 ps 脈衝仍達 0.788 V 但不達 0.9 V 有效高準位；50 ps 以下沒有到達 50% 的有效輸出脈衝。–代表該 threshold crossing 未出現，不是零延遲。




Figure 2: 兩種極性的 capture 電壓隨 offset 變化。表中的判定還包含 3.0 ns 保持檢查。

6 討論

多級 inverter 具有限頻寬與慣性，脈衝太窄時內部節點尚未充到切換門檻便反向，因此脈衝縮小或消失；接近門檻時可能仍出現不完整電壓而不能當乾淨數位訊號。此模型在快速理想源下有超軌暫態，未將它裁切或宣稱其符合可靠度額定。

Minimum pulse width 是完成特定 clock 或 set/reset 功能所需的最小有效高 / 低脈寬；release/recovery time 是非同步控制解除到有效 clock 緣間的最小間隔。圖 20.2(b) 沒有非同步 set/reset 腳，所以本報告解釋這兩個定義，沒有虛構對應控制腳的量測。Setup 與 hold 互相關聯；本次分開掃描、其餘條件固定，不代表完整二維 timing surface、PVT 或 metastability MTBF。

7 結論

講義要求的組合時序、雙極性 setup/hold 及窄脈衝問題都有實際結果。最壞 setup 通過點 150 ps、hold=-110 ps 適用於指定時脈、負載、模型與判準。