AIC05
兩級運算放大器與頻率補償

依講義規格重寫之實驗報告

17 October 2026

中文版
HSPICE S-2021.09 | 模型庫另行提供

1 目的

依據 *AIC Lab.pdf* PDF 48–58 頁，涵蓋 Lab 5.A 未補償兩級運算放大器及 Lab 5.B Miller / RC 補償，並完成各項頻域、DC 與時域量測。使用由使用者另行提供的模型庫，供應電壓為 1.0 V。這是本次教學適配條件，並非模型額定電壓的認證；講義原製程的 3.3 V 圖表與數字不直接當作通過門檻。程式依講義拓樸重寫，原始程式僅作尺寸與缺漏的參考。

2 Spec 對照

S 為實際模擬，D 為推導 / 討論；PM<45 表示該原電容案例沒有達到講義建議的 45 度。

要求與 PDF 頁碼	對應 deck / 檢查	狀態
兩級開迴路增益與相位 (48–50)	D01	S+D
未補償 buffer 振盪與 PM 意義 (50–51)	D01/C0,D05/C0	S+D
Cc=2pF、串聯 Rc 的補償 (52–54)	D01,D05/C1–2	S+D; PM<45
低頻增益、-3dB、unity、PM (54)	D01; 10pF adaptation	S+D
ICMR、反相十倍 output swing (54–55)	D03–04	S+D
CMRR、PSRR+、PSRR- (56–57)	D02	S+D
雙向 slew、settling (58)	D05	S+D

3 電路與設計推導

$$|A_0| \simeq \frac{g_{m2}}{g_{ds2}+g_{ds4}}\,\frac{g_{m7}}{g_{ds7}+g_{ds8}}, \qquad \mathrm{PM} = 180^\circ + \angle A(j2\pi f_u), \quad |A(j2\pi f_u)| = 1.$$

$$R_z \simeq 1/g_{m7}, \qquad |A(f_{3dB})| = |A(1\,\mathrm{Hz})|/\sqrt{2}, \qquad SR_{20-80} = \frac{0.6|\Delta V_o|}{t_{80}-t_{20}}.$$

本次 $I_{ref} = 10\,\mu$A，$L = 0.3\,\mu$m；M1/M2、M3/M4、M5、M6、M7、M8 的 W 分別為 35、54、2.2、30、269、73 μm。$C_L = 10$ pF 是主要條件，另列 1 pF 比較。開迴路以 DC 校準的小差動偏壓把輸出置於約 0.5 V，沒有利用外加伺服改變 AC 回路。第一級與第二級以實際操作點導數估得增益約 101.03、90.25，乘積約 9118，與實測 9088 相近；不是將每一元件視為理想平方律。

未補償以 10^{-21} F 近似開路；C1 為 2 pF，C2 為 2 pF + 330 Ω，C3 為另列的 10 pF + 330 Ω 適配，C4 為相同補償但 $C_L = 1$ pF。實際 $1/g_{m7} \approx 187.74\,\Omega$，所以 330 Ω 不是精確零點消除值。PDF 48 第一級增益的分母元件編號與圖不一致，本次使用第一級輸出節點上的 M2/M4。

4 模擬設定

使用 PrimeSim HSPICE S-2021.09 win64，基本溫度 27 °C，`runlvl=5`、`accurate`，輸出`.op/.print/.measure`。每個`.alter` 先重設完整基準參數與溫度，防止前一案例殘留。實際工作已完成，未出現 error 或 failed 量測；模型仍有被抑制的警告訊息，因此不宣稱完全沒有 warning。公開 netlist 不含模型路徑，以下註解標示本機執行前必須設定的模型入口；模型檔與設定只保留本機：

```
* MODEL_SETUP_REQUIRED
```

CSV 與數值摘要位於該 lab 的 `results/`；所有圖均由真實列印數據重繪，不是波形軟體畫面截圖。`manifest.json` 提供 spec 對照與案例定義。五份 deck 共 19 案例。AC 為 1 Hz–10 GHz、80 points/decade；相位先 unwrap，PM 取第一個向下 unity crossing。DC buffer 掃 0–1 V、1 mV 步距；反相級 $R_{in} = 10$ kΩ、$R_f = 100$ kΩ，$V_{ref} = 0.65$ V，理想式 $V_o = 7.15 - 10V_{in}$。輸入掃 0.55–0.75 V、0.2 mV 步距。有效追蹤定義為絕對誤差不超過 10 mV。脈衝為 0.60–0.75 V，1 ns 邊緣、1 μs 延遲，模擬 5 μs、最大 0.2 ns 步距。Settling 要求其餘觀察窗都在實測最終步階的 1% 內。

5 結果與規格檢查

Case	A_0 (dB)	f_{3dB} (kHz)	f_u (MHz)	PM (deg)
0	79.17	156.659	124.561	-5.78
1	79.17	10.718	63.272	25.10
2	79.17	10.718	64.364	35.84
3	79.17	2.269	20.295	80.59
4	79.17	2.274	21.016	93.66




Figure 1: 開迴路增益與展開相位。2 pF 與 2 pF + 330 歐姆在這些適配條件下均低於 45 度。

未補償低頻增益 79.17 dB、PM=-5.78 度；2 pF 為 25.10 度，加 330 Ω 為 35.84 度。加大到 10 pF 後為 80.59 度，unity 頻率降為 20.29 MHz。DC 靜態功耗約 479.85 μW。D02 在 1 Hz 的 CMRR、PSRR+、PSRR- 分別為 80.59、84.91、87.90 dB；均是名義匹配與指定輸入接地基準的結果。

Load	$V_{buf,min}$	$V_{buf,max}$	$V_{out,min}$	$V_{out,max}$
Cap. only	0.061	0.965	0.0117	0.9646
100 kΩ	0.061	0.964	0.0117	0.9643
10 kΩ	0.061	0.954	0.0116	0.9543

所有追蹤與輸出範圍單位為 V。Buffer 追蹤範圍同時受輸入共模與輸出擺幅限制，不能直接視為每顆 MOS 都飽和的獨立 ICMR。反相級的低頻增益幅值依負載為 9.9847、9.9827、9.9670，非精確 10。

Case	SR_+	SR_-	$t_{s,+}$ (ns)	$t_{s,-}$ (ns)	OS+ (%)	OS- (%)
0	99.14	–	–	–	91.56	67.42
1	41.13	21.69	49.2	54.4	32.66	60.99
2	41.02	21.48	31.2	37.8	21.16	49.48
3	8.10	8.58	33.8	27.6	0.00	0.00




Figure 2: DC buffer / 反相級轉移與上升、下降步階的局部放大。完整 5 微秒觀察窗保留在 CSV。

SR 單位為 V/μs，為指定步階的 20–80% 平均斜率，不是所有幅度下的最大 slew-rate 保證。– 表示觀察窗中未取得有效 crossing 或未穩定；未補償下降波形已有振盪，因此不能解讀為一個乾淨的單調下降 slew。10 pF + 330 Ω 的雙向 settling 分別為 33.8、27.6 ns，過衝均小於 0.001%。

6 討論

共源第二級提供額外電壓增益，也帶來輸出極點與反相。改為 source follower 可降低輸出阻抗、提高驅動能力，但增益接近 1，總開迴路增益下降；cascode 可以增加增益，卻消耗擺幅與共模裕量。改拓樸時必須重建回授極性與完整 loop gain，不能沿用此 PM。

PM 表示 unity-loop-gain 處距離相位不穩定條件的餘量，並非任何負載與非線性狀態的穩定性保證。Miller 電容分裂極點、降低 dominant pole，通常降低 unity 頻率並改善 PM；串阻改變前饋零點。2 pF 沒有在此模型下重現講義的約 55 度，因此保留失敗結果並另列 10 pF 設計。PDF 54 將 -3 dB 說成半振幅；本報告以 $1/\sqrt{2}$ 幅值為定義，半幅其實約 -6.02 dB。多極點未補償電路的 $A_0 f_{3dB}$ 約 1.42 GHz，與 124.56 MHz unity crossing 差很多，不能混稱同一 GBW。

7 結論

Lab 5.A/B 的電路與各量測皆完成。原 2 pF 補償未達 45 度；另列 10 pF + 330 歐姆在名義 10 pF 負載下達 80.59 度且兩方向可穩定。這不包含 corner、失配、佈局或矽晶驗證。

8 MOS 電晶體電路圖

下圖為可編輯的向量電路圖。同一電路的同名節點代表直接連接；獨立子電路單元的名稱為局部接腳，實際連接依階層圖。B 為基體端，0 為全域接地。各圖明列對應 netlist 與範圍，量測激勵源依文字說明接入。以下為兩級放大器的全部八顆 MOS，對應 `01_open_loop_compensation.sp`.




Figure 3: 第一級差動放大器與第二級共源放大器。




Figure 4: 透過同名節點連接的補償支路與輸出負載。

所有 $L = 0.3\,\mu$m；W（μm）為 M1=M2=35、M3=M4=54、M5=2.2、M6=30、M7=269、M8=73。IREF=10 μA。NMOS 基體接 vss，PMOS 基體接 vdd。M1 由 im 驅動，M2 由 ip 驅動；激勵網路的共模為 0.6 V，差動輸入與偏移依 netlist 設定。RC=rcomp、CC=ccomp、CL=cload；基準分別為 1 mΩ、10^{-21} F、10 pF，再依案例修改。CL 接全域 0，而非可施加交流擾動的 vss。閉迴路 netlist 沿用此放大器並改變外部回授。