DIC22
四選一多工器與負載比較

依講義規格重寫之實驗報告

17 October 2026

中文版
HSPICE S-2021.09 | 模型庫另行提供

1 目的

依 PDF 88–90 頁實作 Lab 22 的 4-to-1 multiplexer，完成講義兩種架構並設計較快 TG 版本，測量負載對延遲及能量的影響。

2 Spec 對照

S 表示已執行模擬檢查，D 表示分析與討論。

要求與 PDF 頁碼	對應 deck / 檢查	狀態
圖 22.3 TG 與 static CMOS、10fF (88–89)	D01; D02/C0	S
Delay、power、元件數比較 (89)	D02; source probes	S+D
設計更快 TG MUX (89)	Wide unbuffered tree	S; data path
三種 MUX 對 load 關係 (90)	D02; 1–500fF	S
完整 4-to-1 真值表	D01; 64 codes	S

3 電路與設計推導

$$Y = \overline{S}_1\overline{S}_0A_0 + \overline{S}_1S_0A_1 + S_1\overline{S}_0A_2 + S_1S_0A_3.$$

講義 TG 架構每一路有輸入 inverter 與兩個串聯 TG，最後共用輸出 inverter；static 版本用四個 NAND3 和一個 NAND4。新版本將四輸入排成兩層 TG 二元樹，六個 TG 均用 8 倍寬度，直接驅動輸出，沒有輸出 inverter。全部 $L = 0.25\,\mu$m，單位 $W_p/W_n = 3.6/1.8\,\mu$m；NAND 堆疊 NMOS 按串聯數等比加寬。每一架構另有兩個 select inverter。新版本缺少增益恢復，依賴上游資料驅動，不可把小元件數等同小總面積。

為避免無緩衝 TG 的供應功率低估，於三種架構的每個資料輸入插入 0 V 電流探針，另外量資料源輸入能量。Supply+data 仍不含理想 select 源的能量，也沒有建模上游實際 driver。

4 模擬設定

模型由使用者於本機另行提供；採 1 V、27 °C 的教學適配條件，不把講義舊製程的 2.5 V 數值視為本次通過門檻。使用 PrimeSim HSPICE S-2021.09、`accurate`、`runlvl=5`，由

實際.print/.measure 數據繪圖。每個.alter 重設全部基準參數與溫度。所有案例皆完成，無 error 或 failed 量測；這不代表完全沒有模型或收斂提示。公開 netlist 僅保留 * MODEL_SETUP_REQUIRED 註解，不附模型路徑。完整數據位於該 lab 的 results/，大型資料依 deck 分檔，由 simulation_data.json 索引。兩份 deck 共六案例。D01 枚舉全部 64 組資料 / 選擇組合，每組 2 ns，以每組 80% 時刻檢查三輸出；0/1 門檻為 0.1/0.9 V。D02 固定 select=00，A0 以 20 ps 邊緣、10 ns 週期切換，分別掛 1/10/50/100/500 fF，最大步距 1 ps。Delay 為 A0 到輸出的 50% crossing，非 select 路徑最壞 delay。

5 結果與規格檢查

Architecture	MOS core/all	t_{rise} (ps)	t_{fall} (ps)
Lecture TG	26/30	381.86	560.61
Static CMOS	32/36	230.90	364.48
Wide TG tree	12/16	52.16	92.85

Architecture	P_{supply} (μW)	P_{data} (μW)	P_{sum} (μW)
Lecture TG	23.886	2.943	26.829
Static CMOS	19.060	2.311	21.371
Wide TG tree	-1.720	66.417	64.698

Load (fF)	TG max (ps)	CMOS max (ps)	Tree max (ps)
10	560.61	364.48	92.85
1	507.14	348.69	90.62
50	692.41	413.43	103.46
100	799.99	474.38	116.16
500	1586.69	1426.36	208.96




Figure 1: 10 fF 資料路徑與負載掃描；TG 樹更快，但輸入源必須直接提供輸出充電電流。

三種架構 64/64 組真值表全通過。10 fF 下新 TG 樹 rise/fall 為 52.16/92.85 ps，小於 static CMOS 的 230.90/364.48 ps，完成指定資料路徑的速度目標。真值表 stimulus 下供應 + 資料功率卻為 64.70 μW，高於 CMOS 的 21.37 μW；不能把供應端-1.72 μW 單獨當作省電結論。




Figure 2: 代表性真值表轉態與 64-code stimulus 的功率。負的供應功率表示淨回灌，不是負的總消耗。

6 討論

寬 TG 降低通道電阻、移除中間 inverter 減少門延遲，但增大資料與選擇端電容；直接輸出的能量由上游資料源提供。若接有限驅動器、長互連或大量 MUX 串接，速度優勢可能變小且需要再生 buffer。Static CMOS 提供增益恢復與明確邏輯驅動；原 TG 型有兩個再生 inverter 但多兩段傳輸延遲。負載增加時三種延遲皆增加，排序只適用於此尺寸與輸入條件。

波形中切換 glitch 與超軌尖峰保留，沒有用穩態真值表抹去動態 hazard。此處元件數不包括 stimulus、負載與量測源，且寬度不同，所以不能用晶體管數直接比較版圖面積。

7 結論

講義架構、較快 TG 改版、完整真值表及五種負載皆已驗證。較快的資料路徑以更高輸入能量與缺少邏輯再生為代價，不代表所有路徑或完整系統均最優。

8 MOS 電晶體電路圖

下圖為可編輯的向量電路圖。同一電路的同名節點代表直接連接；獨立子電路單元的名稱為局部接腳，實際連接依階層圖。B 為基體端，0 為全域接地。各圖明列對應 netlist 與範圍，量測激勵源依文字說明接入。實際單元與階層對應 `01_mux_truth_table.sp` 及 `02_mux_delay_load.sp`.




Figure 3: 兩種傳輸閘架構共用的 MOS 傳輸單元。




Figure 4: 輸入 / 輸出與局部選擇訊號反相器。

inv 單元的 $W_P = 3.6k\,\mu$m、$W_N = 1.8k\,\mu$m、$L = 0.25\,\mu$m；tg 使用相同尺寸。tg 的兩顆汲極均為 a、源極均為 z，但傳輸路徑為雙向。圖中 TP / TN 對應 tg 子電路內的 MP / MN。PMOS 基體固定接 vp，NMOS 基體固定接 vn，並非接訊號端。NMOS 閘極為 en，PMOS 閘極為 eb；同名節點將兩傳輸電晶體並聯。




Figure 5: 最佳化 TG 樹：TG 後的標示為 en，eb 為其局部反相；六個單元皆 k=8。

fb0 / fb1 由兩個 inv 對 s0 / s1 反相產生，使用 vf / 0。此樹的所有 TG 基體皆接 vf / 0；CLf 由 of 接 0。沒有輸出反相器：六個 TG 加兩個選擇反相器共 16 顆 MOS。零伏輸入探棒 VDfi 的正端接 f_ini、負端接 ai；g / c 架構的探棒採相同接法。




Figure 6: 講義 TG 架構：四條索引支路共接 gz，再由單一輸出反相器產生 og。

當 $i \geq 2$ 時 $S_{1i} = s1$，否則為 gb1；奇數 i 時 $S_{0i} = s0$，否則為 gb0。eb 使用相反的選擇文字。所有單元 k=1，電源為 vg / 0，另含兩個局部選擇反相器。四個分支輸入與共同輸出皆有反相器，含選擇反相共 30 顆 MOS。




Figure 7: 靜態 CMOS MUX 階層：四個 NAND3 輸出進入一個 NAND4。

此處的反相選擇訊號為 cb0 / cb1，由 vc / 0 的局部反相器產生；靜態邏輯閘皆 k=1。og / oc / of 各有相同 cl 負載接 0。




Figure 8: 實際 NAND3：三條 PMOS 並聯支路與透過 n1 / n2 串聯的 NMOS。

nand3 的 $W_P = 3.6k\,\mu$m、$W_N = 5.4k\,\mu$m、$L = 0.25\,\mu$m。nand4 以相同 PMOS 並聯 / NMOS 串聯方式擴充至四輸入，$W_N = 7.2k\,\mu$m，PMOS 寬度與長度不變。所有 PMOS 基體 / 源極接 vp；NMOS 基體皆接 vn，但中間源極為串疊節點。因此四個 NAND3 (24 顆)、一個 NAND4 (8 顆)、兩個選擇反相器 (4 顆)，總共 36 顆 MOS。