DIC23
解碼器與階層架構比較

依講義規格重寫之實驗報告

17 October 2026

中文版
HSPICE S-2021.09 | 模型庫另行提供

1 目的

依 PDF91–93 頁完成 Lab23，除了 2-to-4 負載比較，補做 3-to-8 與兩種 8-to-256 架構；不只模擬少數代表輸出。

2 Spec 對照

S 表示已執行模擬檢查，D 表示分析與討論。

要求與 PDF 頁碼	對應 deck / 檢查	狀態
NAND/NOR 2-to-4，10fF (91–93)	D01/C0	S
增加負載與級數問題 (93)	D01/C1–3	S+D
設計 3-to-8 (93)	D02; 8 codes	S
兩級與三級 8-to-256 (93)	D03; 256 codes each	S
階層架構 delay/power 比較 (93)	D04; 10/100fF	S+D

3 電路與設計推導

2-to-4 的 NAND 型為四個 NAND2 加四個輸出 inverter；NOR 型為四個 NOR2，兩者均含兩個輸入反相器。共 28 與 20 顆 MOS，負載每輸出 10 fF。3-to-8 用八個 NAND3+inverter 及三個輸入反相器，共 70 顆 MOS。

兩級 8-to-256 先把低 / 高 4-bit 各解成 16 個 predecode，再以 256 個 AND2 組合。三級先用四個 2-to-4，再組成兩個 4-to-16，最後 AND2 輸出。此處「級」指邏輯分解；每個正 AND 實作為 NAND+inverter，所以不含輸入反相器的電氣 gate level 分別為 4 與 6；補數輸入路徑多經一個 inverter，合計 5 與 7 級。含輸入反相的 MOS 數為 1872、1840。中間 4-to-16 組合 gate 採 2 倍尺寸以驅動 16 個末級負載；其餘單位 $W_p/W_n/L = 3.6/1.8/0.25\,\mu$m，串聯 NMOS 或 PMOS 按 stack 等比加寬。

4 模擬設定

模型由使用者於本機另行提供；採 1 V、27 °C 的教學適配條件，不把講義舊製程的 2.5 V 數值視為本次通過門檻。使用 PrimeSim HSPICE S-2021.09、`accurate`、`runlvl=5`，由

實際.print/.measure 數據繪圖。每個.alter 重設全部基準參數與溫度。所有案例皆完成，無 error 或 failed 量測；這不代表完全沒有模型或收斂提示。公開 netlist 僅保留 * MODEL_SETUP_REQUIRED 註解，不附模型路徑。完整數據位於該 lab 的 results/，大型資料依 deck 分檔，由 simulation_data.json 索引。四份 deck 共八案例。2-to-4 枚舉 0/1/2/3 並重複，每碼 2 ns、20 ps 邊緣；負載 10/50/100/500 fF、最大 1 ps 步距。每碼 80% 處檢查一熱輸出，logic0/1 門檻 0.1/0.9 V。3-to-8 與兩種 8-to-256 用 DATA DC sweep 列出所有輸入碼及所有輸出。8-to-256 transient 採 0,1,0,15,255,0,16,0，每碼 5 ns、最大 2 ps 步距，delay 明確取 0 到 1 及 1 到 0 的 output1。

5 結果與規格檢查

Load (fF)	NAND rise/fall (ps)	NOR rise/fall (ps)	NAND/NOR P (μW)	Fails
10	112.4/156.1	155.0/62.6	54.8/55.6	0
50	213.9/201.9	254.0/107.6	76.2/77.8	0
100	331.7/248.1	371.4/156.7	101.9/103.6	0
500	1259.8/396.7	1289.6/236.6	237.5/233.7	16




Figure 1: 2-to-4 波形與負載關係；500 fF 於指定 2 ns 碼寬下未達穩態 rail 門檻。

Load (fF)	Stages	t_{rise} (ps)	t_{fall} (ps)	P (μW)
10	2	744.7	590.3	522.7
10	3	1360.2	924.9	238.8
100	2	964.9	693.7	552.7
100	3	1579.8	1028.3	257.1

3-to-8 全部 8 碼通過；兩種 8-to-256 各 256 碼、全部輸出均符合一熱真值表，共 512 組架構 / 輸入檢查。DC 大型網路有收斂重試提示，但最終完成且所有真值檢查通過，未刪除失敗碼後報成功。

2-to-4 在 10/50/100 fF 的每個穩態檢查皆通過；500 fF 在 18 個架構 / 時槽檢查中有 16 個未達 0.1/0.9 V，因此該碼率下不能宣稱有效數位輸出。其 50% delay 仍能量到，與完整邏輯 rail 成功是不同判準。




Figure 2: 8-to-256 的代表性轉態與每一碼、每一輸出的 DC 真值驗證。

6 討論

固定負載時，增加級數不一定增加 delay：額外 buffer 可分配 fanout、改善 transition，但也增加 intrinsic delay 與切換電容。此處 8-to-256 兩級的 10 fF 上升 delay 約 744.7 ps，三級約 1360.2 ps；三級在本 stimulus 的供應功率較低（238.8 vs 522.7 μW），不構成通用速度 / 功率定理。尺寸、stack 阻抗、輸入電容、fanout 及活動率都會改變排序。

NAND 型 2-to-4 雖多一級，這裡上升較快；NOR 型下降較快，不能只用單一 edge 概括整體 delay。多位同時改變會有 hazard，真值表只驗證穩定後的選擇；時序圖保留尖峰。階層 decoder 未加入佈線、抽取寄生或實體版圖，所以晶體管數只用作拓樸成本。

7 結論

講義三種規模的 decoder 皆完成，包含完整 256-code 真值檢查。重負載失效與動態 hazard 如實保留；兩級 / 三級比較只適用於已明列的邏輯分解、尺寸、負載與活動。

8 MOS 電晶體電路圖

下圖為可編輯的向量電路圖。同一電路的同名節點代表直接連接；獨立子電路單元的名稱為局部接腳，實際連接依階層圖。B 為基體端，0 為全域接地。各圖明列對應 netlist 與範圍，量測激勵源依文字說明接入。以下為解碼器的實際基元與階層，對應 `01_two_to_four_load.sp`, `02_three_to_eight_truth.sp`, `03_eight_to_256_truth.sp` 及 `04_eight_to_256_timing.sp`.




Figure 3: 實際 NAND2。AND2 將 NAND2.z 接 inv.a，輸出為 inv.z。




Figure 4: 輸入反相與 NAND 輸出還原所用的實際 inv。

所有 $L = 0.25\,\mu$m。inv 的 $W_P/W_N = 3.6k/1.8k\,\mu$m，nand2 為 $3.6k/3.6k\,\mu$m。PMOS 源極 / 基體接 vp，NMOS 基體接 vn。n1 為 NMOS 串疊內部節點，不是電源。




Figure 5: 實際 NOR2 替代方案：PMOS 串疊中 MP1 位於 MP0 上方。

NOR2 的 $W_P = 7.2k\,\mu$m、$W_N = 1.8k\,\mu$m。MP0 源極為 p1，基體仍接 vp。2-to-4 NAND 版本每一正相最小項皆為 NAND2 後接 inv。以 $(a1, a0)$ 為位元順序，輸出 0–3 的 NAND 輸入依序為 $(nb1, nb0)$、$(nb1, a0)$、$(a1, nb0)$、$(a1, a0)$；NOR 版本則依序為 $(a1, a0)$、$(a1, rb0)$、$(rb1, a0)$、$(rb1, rb0)$。nb / rb 由各架構自己的兩個輸入反相器產生；子電路 vp 對應電源 vn 或 vr，而子電路 vn 對應全域 0。每個輸出皆接 cl 至 0。



Figure 6: 3-to-8 解碼器：八個最小項皆展開為 NAND3 + inv。

nand3 以圖示 NAND2 模式擴充為三顆 PMOS 並聯與三顆 NMOS 串聯，$W_P/W_N = 3.6k/5.4k\,\mu$m。全部 k=1；三個輸入反相器與八個 AND3 共 70 顆 MOS，每個輸出負載 10 fF。下頁繪出完整 8-to-256 階層，不重複展開 256 個相同輸出單元。




Figure 7: 輸入反相之後的兩個邏輯階層；每個 AND 皆為 NAND + inv。




Figure 8: 三個邏輯階層及實際分組、尺寸倍率。

對輸出索引 j，兩級架構結合 tp0$[j \bmod 16]$（位元 3:0）與 tp1$[\lfloor j/16 \rfloor]$（位元 7:4）。三級架構先解碼位元對 (1:0)、(3:2)、(5:4)、(7:6)，再將相鄰兩組合為 hp0 / hp1，最後使用相同的低 / 高四位索引。每個 AND2 / AND4 均為實際 NAND 加反相器。nand4 使用四顆並聯 PMOS（$3.6k\,\mu$m）及四顆串聯 NMOS（$7.2k\,\mu$m），長度皆 $0.25\,\mu$m；k 同時縮放後接反相器。兩級架構的 PMOS 基體電源為 vt，三級為 vh；所有 NMOS 基體接 0。基準每個輸出 cl=10 fF。含八個輸入反相器的 MOS 數分別為 1872、1840。2 / 3 個邏輯階層在輸入文字之後包含 4 / 6 個電氣邏輯閘；經反相輸入的路徑再多一級，為 5 / 7。階層方塊省略的電源 / 輸入源及重複電容仍完整保留於指定 netlist。