2024 Homework 1

Static CMOS、資料選擇電路與 XNOR

Introduction to VLSI Design / Jin-Fu Li / EE3032


解題與符號。本解答先依原題推導，再比對資料夾中的兩份手寫答案。式中的 $+$ 為 OR、相乘為 AND、上橫線為 NOT。所有電晶體圖省略 body：pMOS body 接 V_{DD}，nMOS body 接 $V_{SS}=0$。pMOS gate 的小圓圈表示低電位導通。題 1 只提供正相輸入；本解答的題 1 不需要額外反相器。

1(a) 吸收律後為二輸入 NOR

原題讀式：反相橫線涵蓋整個 $x+y+wyz$，因此

$$\begin{aligned} f(w,x,y,z) &= \overline{x+y+wyz} \\ &= \overline{x+y(1+wz)} = \boxed{\overline{x+y}}. \end{aligned}$$

因為 $y+wyz=y$，輸出與 w,z 無關。下拉網路（PDN）用 x,y 兩顆 nMOS 並聯；上拉網路（PUN）是其對偶，兩顆 pMOS 串聯。



x	y	w,z	PDN 導通	f
0	0	任意	0	1
0	1	任意	1	0
1	0	任意	1	0
1	1	任意	1	0


採用 4T NOR。直接照未化簡式畫圖需 5 顆 nMOS 與 5 顆 pMOS，但其中 wyz 支路不改變邏輯。保留它可實現原式；刪除後可省 6 顆電晶體。

1(b) 三輸入 minority function：10T static CMOS

原題為 $f = \bar{x}\bar{y} + \bar{x}\bar{z} + \bar{y}\bar{z}$。先把輸出反相，便能以正相輸入實作 nMOS PDN：

$$\begin{aligned}\bar{f} &= (x+y)(x+z)(y+z) = xy + xz + yz \\ &= xy + z(x+y), \\ f &= \overline{xy + z(x+y)} = (\bar{x}+\bar{y})(\bar{z}+\bar{x}\bar{y}).\end{aligned}$$

PDN 左支路為 x 串 y，右支路為 z 串 $(x \parallel y)$。PUN 為 $(x \parallel y)$ 串 $[z \parallel (x \text{ 串} y)]$，gate 均接正相輸入。



PUN：5 顆 pMOS

PDN：5 顆 nMOS

x	y	z	$xy + z(x+y)$	f	PUN 導通
0	0	0	0	1	1
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	1	0	0

共 10T，無輸入反相器。恰有至多一個輸入為 1 時輸出為 1。兩份手寫答案的 12T 結構也正確；此處用因式分解省下 2T。


2. 四路循環資料選擇：CMOS transmission gates

表中每列恰有一個 $c_j = 1$，以下以此 **one-hot** 條件設計。每個輸出用四個 transmission gate（TG）選一個資料輸入：

$$
\begin{aligned}
z_3 &= c_3a_3 + c_2a_2 + c_1a_1 + c_0a_0,\\
z_2 &= c_3a_2 + c_2a_1 + c_1a_0 + c_0a_3,\\
z_1 &= c_3a_1 + c_2a_0 + c_1a_3 + c_0a_2,\\
z_0 &= c_3a_0 + c_2a_3 + c_1a_2 + c_0a_1.
\end{aligned}
$$


等價的接線索引為 $z_i \leftarrow a_{(i+j-3) \bmod 4}$，其中 $c_j = 1$。下頁完整列出 16 個 TG 的資料接線，並共用四組 $c_j, \bar{c}_j$。

TG 的電晶體展開與互補控制



圖中兩顆 MOS **並聯於相同的資料端點**。與 NMOS-only pass gate 相比，TG 能傳遞完整的高、低邏輯電位。因為資料可雙向通過，圖中的上下端點是資料端，並非接電源；body 仍分別接 V_{SS} 與 V_{DD}。


共用反相器（四份，$j = 0, 1, 2, 3$）



電晶體數：16 TG $\times$ 2 + 4 inverter $\times$ 2 = 40T。不含非題目要求的輸出 buffer。只有 one-hot 的四列被指定；零選擇時輸出浮接，多個選擇時可能把不同資料短接，因此控制器必須維持 one-hot 並避免重疊切換。

2. 完整 TG 接線圖與表格驗證（續）

每個 TG_j 是上頁的兩顆 MOS，nMOS gate 接 c_j，pMOS gate 接 $\bar{c}_j$。四個圖中的同名控制線由同一組反相器供應；不同輸出之間沒有資料接點。



c_3	c_2	c_1	c_0	導通 TG	z_3	z_2	z_1	z_0
1	0	0	0	所有 TG_3	a_3	a_2	a_1	a_0
0	1	0	0	所有 TG_2	a_2	a_1	a_0	a_3
0	0	1	0	所有 TG_1	a_1	a_0	a_3	a_2
0	0	0	1	所有 TG_0	a_0	a_3	a_2	a_1

一列的檢查範例。令 $c_2 = 1$，其餘為 0。則每個輸出只有 TG_2 導通，沿接線可直接得到

$$(z_3, z_2, z_1, z_0) = (a_2, a_1, a_0, a_3).$$

其餘三列同理。附帶的 Python 驗證對四個 one-hot 選擇與全部 16 組資料逐一檢查，共 $4 \times 16 = 64$ 組；除了方程式，亦檢查展開為 nMOS/pMOS 後的連通性。

若需要所有控制碼都有定義

原表未指定的 12 組控制碼不應自行視為 one-hot TG 的有效操作。若規格改為任意 $c_0, \ldots, c_3$ 都必須實現上述 AND-OR 方程式，可對每個 z_i 用四個 NAND2 產生 $\overline{c_j a_k}$，再用 NAND4 合併；每輸出 $4 \times 4 + 8 = 24$T，共 96T。此方案在非 one-hot 時實現明確的 OR 行為，但不是本題四列選擇器所需的最低複雜度方案。

3(a) 原 pass-transistor 電路的邏輯函數

原圖上支 nMOS 由 A 控制、傳遞 B；下支由 $\bar{A}$ 控制、傳遞 $\bar{B}$。因此 $A=1$ 時 $F=B$，$A=0$ 時 $F=\bar{B}$，即

$$\boxed{F(A,B)=AB+\bar{A}\bar{B}=\overline{A\oplus B}} \quad \text{（XNOR）.}$$

A	B	導通的原圖支路	傳入值	F	$\bar{F}$
0	0	下支	$\bar{B}=1$	1	0
0	1	下支	$\bar{B}=0$	0	1
1	0	上支	$B=0$	0	1
1	1	上支	$B=1$	1	0


原圖邏輯值按理想開關分析；NMOS-only 結構傳遞高電位時可能有臨界電壓損失，不應把它誤當成完整擺幅的 static CMOS 輸出。

3(b) 互補式 static CMOS XNOR

選用 static CMOS，先令

$$\bar{F}=A\bar{B}+\bar{A}B=(A+B)(\bar{A}+\bar{B}).$$

PDN 是 $(A \parallel B)$ 串 $(\bar{A} \parallel \bar{B})$；PUN 為其對偶，$(A$ 串$B)$ 與 $(\bar{A}$ 串$\bar{B})$ 兩支並聯。




PUN：$AB+\bar{A}\bar{B}$

PDN：$(A+B)(\bar{A}+\bar{B})$

8T 核心，或含互補輸入產生器共 12T。若 $\bar{A},\bar{B}$ 尚未提供，各加一個與第 3 頁相同的 2T inverter，分別以 A,B 為輸入。每個二進位輸入下 PUN、PDN 恰有一個導通。

3(b) 可選的 8T TG 版本

若採用 CMOS transmission gate，也可用二選一選擇器實現同樣函數：



每個 TG 仍是第 3 頁所畫的兩顆並聯 MOS。兩個 TG 共 4T，加上產生 $\bar{A}, \bar{B}$ 的兩個 inverter 共 4T，合計 8T。$A = 1$ 時只有上支導通，$A = 0$ 時只有下支導通，互斥選擇使 B 與 $\bar{B}$ 不會直接短接。主要答案仍採前頁 static CMOS，因為它明確展現 PUN/PDN 的互補結構。

參考答案比對、採用理由與來源

原始題目：`homework1.pdf`，EE3032 Introduction to VLSI Design, Jin-Fu Li, Fall 2024，共 1 頁。以下參考是使用者原始資料夾中的既有手寫檔案，作者與授權均未標示；本解答沒有將其手寫內容當成自己的原創。

- **參考 A**：`VLSI HW1 第三題 (2) 電路畫錯.pdf`，4 頁，第 1 頁是封面。已讀第 2–4 頁的所有解題內容。
- **參考 B**：`VLSI HW1.pdf`，3 頁。已讀全部解題內容。

題目	比對結果	本解答採用方式
1(a)	兩份均保留未化簡的 10T 網路。A 的冗餘支路標成 $\bar{z}$，不符合正相輸入限制；但因吸收律，該支路不影響輸出。	依原題正確讀式，先吸收為 $\overline{x+y}$，採 4T NOR。
1(b)	兩份均畫出 12T 網路：PDN 為 $(x+y)(x+z)(y+z)$，邏輯正確。	保留 minority 函數與互補原理，因式分解 PDN 為 $xy+z(x+y)$，改成 10T。
2	兩份的循環選擇接線符合原表；B 明畫反相控制，A 較簡略。	保留有效接線，明畫 TG 的 n/p gate 與共用反相器，補齊 one-hot 條件與 40T 計數。
3	兩份均判為 XNOR。A 的 TG 互補控制橫線可辨，但上支 MOS 類型的符號不清；B 的 static CMOS 結構正確。	採獨立推導且與 B 一致的 static CMOS；另重畫明確標示 n/p gate 的完整 TG 版，不以 A 的模糊符號斷言其接線錯誤。

可重現驗證

`verify_logic.py` 枚舉真值，同時依圖中的 MOS 端點建立導通圖：題 1(a) 16 組、題 1(b) 8 組、題 2 有效規格 64 組、題 3 各版本 4 組。它檢查 static CMOS 無浮接或電源直通，TG 輸出恰連到指定資料；加上反相器與未指定控制碼的檢查，共 100 組案例。這是理想二進位開關驗證，不是製程、延遲、動態切換或類比電壓的 HSPICE 模擬。