
EE6083 VLSI Testing

Quartz-4b7e - HW2

➢ 2-1 Fault Detection and Diagnosis

HW 2-1 (a)



fault free | f when single stuck-at fault appears


g_0	g_1	x_i	f	$g_0/0$	$g_0/1$	$g_1/0$	$g_1/1$	$x_i/0$	$x_i/1$	$f/0$	$f/1$	
0	0	0	0	0	1	0	0	0	0	0	1	✗
0	1	0	0	0	1	0	0	0	1	0	1	✓
1	0	0	1	0	1	1	1	1	0	0	1	✓
1	1	0	1	0	1	1	1	1	1	0	1	✗
0	0	1	0	0	0	0	1	0	0	0	1	✗
0	1	1	1	1	1	0	1	0	1	0	1	✓
1	0	1	0	0	0	0	1	1	0	0	1	✓
1	1	1	1	1	1	0	1	1	1	0	1	✗

⇒ complete test set for detecting single stuck-at fault:

$(g_0, g_1, x_i) = \{(0,1,0), (1,0,0), (0,1,1), (1,0,1)\}$

✱有到Z是✓的 pattern

HW 2-1 (b)



h_0	h_1	h_2	h_3	x_i	x_j	f	$g_0/0$	$g_0/1$	$g_1/0$	$g_1/1$
0	X	X	X	0	0	0	0	1	0	0
X	0	X	X	0	1	0	0	1	0	0
X	X	0	X	1	0	0	0	0	0	1
X	X	X	0	1	1	0	0	0	0	1
1	X	X	X	0	0	1	0	1	1	1
X	1	X	X	0	1	1	0	1	1	1
X	X	1	X	1	0	1	1	1	0	1
X	X	X	1	1	1	1	1	1	0	1

⇒ diagnostic test patterns $(h_0, h_1, h_2, h_3, x_i, x_j)$:

(i) for $g_0/0$: (1,X,X,X,0,0) or (X,1,X,X,0,1)


(ii) for $g_0/1$: (0,X,X,X,0,0) or (X,0,X,X,0,1)

(iii) for $g_1/0$: (X,X,1,X,1,0) or (X,X,X,1,1,1)

(iv) for $g_1/1$: (X,X,0,X,1,0) or (X,X,X,0,1,1)

➢ 2-2 Deductive Fault Simulation

HW2-2



for G: {D/0, G/1} → ∵ D=1 ∴ 測不到 C/1 → G由0→1

for H: {E/0, H/1}

for I: {D/0, G/1, I/1} → ∵ G=0, ∴ 測不到 B/0

for J: {D/0, G/1, I/1, J/1}

for K: {D/0, G/1, I/1, K/1}

for L: {A/1, D/0, G/1, I/1, J/1, L/0}

for M: {M/1} → ∵ 不是H=0就是K=0, 即使 H/1 or K/1 都無法使M由0→1 ∴只測得到M/1

for F: {A/1, D/0, G/1, I/1, J/1, L/0, F/0} → 在fault free下 F=1, ∴ if M/1, F依舊為1, 測不到

→ Detected faults: {A/1、D/0、G/1、I/1、J/1、L/0、F/0}

➢ 2-3 Fault Simulation

圖 1 為電路中各節點與 Verilog 宣告之對應，而 ctrl_A 為電路進行模擬時決定 node A 是否出現 stuck at fault 之控制訊號，當 ctrl_A 為 0 時為 fault free 狀態，1 代表 A stuck at 0、2 代表 A stuck at 1、3 則與 0 相同(用以避免電路錯誤，實際不會用到此值)，並以此類推其他 node 所對應之控制訊號(ctrl_B、ctrl_C…等等)。圖 2 為電路在 fault free 狀況下之模擬波形圖。




圖 1 電路各節點與 Verilog 命名宣告之對應




圖 2 Fault free 下之模擬波形圖

1. Test pattern: {10101}

圖 3 為輸入{10101}時，當各個節點分別發生 stuck at fault 時之模擬波形圖。與圖 2 比較，可看到當 A/0、F/1、L/1 與 M/1 時 output F 變為 1 (理應為 0)，代表 fault 被傳到 output 去，因此可知此 pattern 可檢測到以上 4 個 fault。




圖 3 Test pattern = {10101}時之波形圖

2. Test pattern: {10010}

圖 4 為輸入{10010}時，當各個節點分別發生 stuck at fault 時之模擬波形圖。與圖 2 比較，當 A/0、F/1、I/1、K/1、L/1 與 M/1 時 F 變為 1 (理應為 0)，如同上面所述，因此可知此 pattern 可檢測到以上 6 個 fault。




圖 4 Test pattern = {10101}時之波形圖

3. Test pattern: {00010}

圖 5 為輸入{00010}時，當各個節點分別發生 stuck at fault 時之模擬波形圖。與圖 2 比較，可看到當 F/0、L/0、A/1 與 J/1 時 output F 變為 0 (理應為 1)，代表 fault 被傳到 output 去，因此可知此 pattern 可檢測到以上 4 個 fault。




圖 5 Test pattern = {00010}時之波形圖

4. Test pattern: {10100}

圖 6 為輸入{10100}時，當各個節點分別發生 stuck at fault 時之模擬波形圖。與圖 2 比較，當 A/0、F/1、I/1、K/1、L/1 與 M/1 時 F 變為 1 (理應為 0)，如同上面所述，因此可知此pattern 可檢測到以上 6 個 fault。




圖 6　Test pattern = {10100}時之波形圖

5. Fault coverage

由上面 1. ~ 4.可看到，在全部 26 個 single stuck at fault 中，這四個 test pattern 可偵測到的 fault 為{A/0、A/1、F/0、F/1、I/1、J/1、K/1、L/0、L/1、M/1}，共 10 個 fault，因此 fault coverage 約為 38.46%。