lab-SDA-PC06-v01

Part1 แนะนำการใช้งานโปรแกรม Intel Quartus II Web Edition

สมมุติว่าเรามีมอดูล adder4bit ซึ่งสร้างขึ้นด้วยภาษา Verilog ดังโค้ดต่อไปนี้

```
module adder4bit(In1,  In2,    Sum,    Cout);
  input [3:0] In1;
  input [3:0] In2;
  output [3:0] Sum;
  output Cout;
  wire c0_to_1, c1_to_2, c2_to_3;
  half_adder IC1 (In1[0], In2[0], Sum[0], c0_to_1);
  full_adder IC2 (In1[1], In2[1], c0_to_1, Sum[1], c1_to_2);
  full_adder IC3 (In1[2], In2[2], c1_to_2, Sum[2], c2_to_3);
  full_adder IC4 (In1[3], In2[3], c2_to_3, Sum[3], Cout);
endmodule
//----------------------------------------------------------------
module full_adder (In1, In2, Cin, Sum, Cout );
  input  In1,  In2, Cin;
  output  Sum, Cout;
  assign Sum  = (In1 ^ In2) ^ Cin;
  assign Cout = (In1 & In2) | (In2 & Cin) | (Cin & In1);
endmodule
//-------------------------------------------------------------------
module half_adder  (
   inA,
   inB,
   outSUM,
   outCARRY
   );

  input  inA, inB;
  output outSUM, outCARRY;
   assign outSUM   = inA ^ inB;  // bitwise xor
  assign outCARRY = inA & inB;  // bitwise and
endmodule
```

3.1 เข้าโปรแกรม Intel Quartus II จะขึ้นหน้าต่างเตือนดังรูป คลิกเลือกที่ Run the Quartus II software



3.2 จะขึ้นหน้าจอแนะนำการใช้งานครั้งแรก ดังรูป คลิกปิดหน้าต่างที่ปุ่มกากบาททางขวามือบน

3.3 ไปที่เมนู File>New Project Wizard



3.4 คลิกที่ Next



3.5 กำหนดชื่อไดเรกทอรี และชื่อ project และชื่อของมอดูล verilog ที่ระดับบนสุด



3.6 จะปรากฏหน้าจอให้ระบุไฟล์ Verilog ดังรูป คลิกปุ่ม ... เพื่อเพิ่มไฟล์ Verilog



3.7 ระบุชื่อไฟล์ซึ่งเขียนขึ้นด้วยภาษา Verilog โดยสามารถระบุไฟล์จำนวนกี่ไฟล์ก็ได้ แต่ชื่อไฟล์ซึ่งบรรจุมอดูลระดับบนสุดควรเป็นชื่อเดียวกัน ในตัวอย่างนี้มีเพียงแค่ไฟล์เดียว



3.8 จะขึ้นชื่อไฟล์ Verilog (ในที่นี้ไฟล์ชื่อ adder4bit.v) ที่ช่องรายชื่อ File name ดังรูป



3.9 จะขึ้นรายชื่อไฟล์ที่ add เสร็จแล้ว ดังในรูป



3.10 เลือกเบอร์ FPGA ที่ใช้งาน ให้เลือกตระกูล Cyclone II ดังรูป



3.11 เลือก Pin count เท่ากับ 144 pin และ Speed grade = 8 ดังรูป



3.12 คลิกที่ปุ่ม Next



3.13 จะขึ้นหน้าจอ Project ดังรูป สังเกตชื่อมอดูลซึ่งอยู่ระดับบนสุดของวงจรที่ออกแบบ



3.14 เลือกเมนู Processing>Start Compilation



3.15 เมื่อคอมไพล์เสร็จ จะขึ้นไดอะล็อกบอกซ์สแสดงสถานะการคอมไพล์



3.16 หากมีข้อผิดพลาดในไฟล์ Verilog อยู่ จะคอมไพล์ไม่ผ่าน และมีการแสดงสถานะใน message ดังรูป



3.17 จะปรากฏไฟล์ Verilog ที่มีข้อผิดพลาดจากการคอมไพล์



3.18 หลังจากแก้ไขข้อผิดพลาดในไฟล์ Verilog แล้วให้คอมไพล์โปรเจกต์ใหม่อีกครั้ง จากเมนูบาร์ หรืออาจคลิกคอมไพล์ที่ Task pane ก็ได้ ดังรูป



3.19 หากการแก้ไขสำเร็จ จะขึ้นสถานะ Successful ดังรูป



3.20 วงจรที่จะสร้างขึ้นบน FPGA มีโครงสร้างพอร์ตอินพุตเอาต์พุตดังรูป



3.21 บอร์ด FPGA Shield ที่เชื่อมต่อกับเข้า FPGA มีรูปร่างหน้าตาแบบนี้



3.22 วงจรของบอร์ด FPGA Shield ที่จะนำ adder4bit มาใช้มีวงจรในส่วนของ DIP-Switch และ แอลอีดี ดังนี้



3.23 สมมุติเราต้องการแม็ปวงจร adder4bit เข้ากับขาของ FPGA ดังรูป



3.24 ไปที่เมนูบาร์ของโปรแกรม Quartus II เลือกเมนู Assignments>Pin Planner ดังรูป



3.25 จะปรากฏหน้าต่างของ Pin Planner ดังรูป



3.26 เข้าไปแก้ที่ location ของแต่ละ Pin ของขาต่าง ๆ ของ adder4bit และกำหนดหมายเลข Pin โดยตรง โดยมีฟอร์แมต คือ PIN_xx เมื่อ xx คือ หมายเลข PIN (สังเกตว่ามีการคั่นคำว่า PIN และ xx ด้วยเครื่องหมาย underscore)



Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Rese
Cout	Output	PIN_92	3	B3_N0	PIN_40	3.3-V LV...default)	
In1[3]	Input	PIN_55	4	B4_N1	PIN_41	3.3-V LV...default)	
In1[2]	Input	PIN_53	4	B4_N1	PIN_9	3.3-V LV...default)	
In1[1]	Input	PIN_52	4	B4_N1	PIN_21	3.3-V LV...default)	
In1[0]	Input	PIN_51	4	B4_N1	PIN_17	3.3-V LV...default)	
In2[3]	Input	PIN_43	4	B4_N1	PIN_25	3.3-V LV...default)	
In2[2]	Input	PIN_42	4	B4_N1	PIN_24	3.3-V LV...default)	
In2[1]	Input	PIN_41	4	B4_N1	PIN_22	3.3-V LV...default)	
In2[0]	Input	PIN_40	4	B4_N1	PIN_18	3.3-V LV...default)	
Sum[3]	Output	PIN_93	3	B3_N0	PIN_31	3.3-V LV...default)	
Sum[2]	Output	PIN_94	3	B3_N0	PIN_28	3.3-V LV...default)	
Sum[1]	Output	PIN_96	3	B3_N0	PIN_26	3.3-V LV...default)	
Sum[0]	Output	PIN_97	3	B3_N0	PIN_27	3.3-V LV...default)	
<<new node>>							

กำหนดหมายเลข PIN ให้แก่แต่ละขาของวงจร

3.27 หลังจากกำหนดหมายเลขของแต่ละ PIN ของวงจรเสร็จ ให้คลิกขวาที่คำสั่ง Run Analysis and Elaboration และเลือก Start ดังรูป



3.28 หากการกำหนด PIN ไม่ขัดกับ Design Rule ของ FPGA ตัวที่เลือก จะขึ้นสถานะดังรูป



3.29 ปิดหน้าต่าง Pin Planner และกลับมายังหน้าต่างหลักของ Quartus II อีกครั้ง กดเลือก Compile Design>Start ใน Task Pane เพื่อเริ่มกระบวนการใหม่อีกครั้ง ดังรูป



3.30 โปรแกรมก็จะทำการ Reimplement ใหม่ตั้งแต่การคอมไพล์ การ Synthesis การ Place and Route และการสร้างไฟล์สำหรับดาวน์โหลดโปรแกรมลงเอฟพีจีเอให้ หากไม่มีข้อผิดพลาดจะขึ้นสถานะ Full Compilation was successful ดังรูป



สถานะบอกว่าคอมไพล์สำเร็จ

3.31 ต่อไปเป็นขั้นตอนการโปรแกรมวงจรของเราลง FPGA แต่ก่อนจะดำเนินการในขั้นตอนนี้ เราจะต้องแน่ใจก่อนว่าได้ติดตั้งไดรเวอร์ USB-Blaster เสร็จแล้ว

ให้เชื่อมต่อ USB-Blaster เข้ากับเครื่องคอมพิวเตอร์และปลายอีกด้านหนึ่งเชื่อมต่อกับพอร์ต JTAG ของบอร์ด FPGA และจะต้องแน่ใจว่าบอร์ด FPGA ได้รับไฟเลี้ยงเสียก่อน จากนั้นให้เลือกเมนู Tools>Programmer ดังรูป



3.32 จะขึ้นหน้าต่าง Programmer ให้ตั้งโหมดเป็น JTAG ก่อนอื่นให้ตรวจสอบว่าโปรแกรมตรวจพบตัว Byte-Blaster หรือไม่เสียก่อน โดยสังเกตว่าหากขึ้นคำว่า No Hardware แสดงว่าโปรแกรมยังไม่ได้ตั้งค่าฮาร์ดแวร์สำหรับโหลดโปรแกรม ให้กดเลือกที่ปุ่ม Hardware Setup



3.33 ที่หน้าต่าง Hardware Setup หากช่อง Currently selected hardware ขึ้นว่า No Hardware แสดงว่าเรายังไม่ได้ตั้งค่าให้ Programmer ใช้ตัว USB-Blaster ให้มาดับเบิลคลิกที่รายการฮาร์ดแวร์ที่ปรากฏใน List ด้านล่าง



3.34 เมื่อดับเบิลคลิกรายการฮาร์ดแวร์แล้ว USB-Blaster จะมาขึ้นในรายการในช่อง Currently selected hardware ดังรูป



3.35 จากนั้นให้กดปุ่ม Start



3.36 เมื่อโปรแกรม FPGA เสร็จ จะขึ้นสถานะว่า Successful สีเขียว ดังรูป



Part2 การใช้งาน CoE2 CPU บน FPGA

4.1 ดาวน์โหลดไฟล์ cpu.zip จาก lms2 ที่ลิงก์

https://lms2.psu.ac.th/mod/folder/view.php?id=249312

4.2 แตกไฟล์ cpu.zip จากนั้นเปิดโปรแกรม Intel Quartus II และใช้โปรแกรมดังกล่าวเปิดโปรเจ็กต์ cpu ขึ้น ดังรูป



4.3 ที่แท็บ Files ใน Project Navigator ให้ดับเบิลคลิกที่ rom.v



4.4 จะขึ้นหน้าต่างย่อยแสดงไฟล์ rom.v ดังรูป



4.5 ให้แก้ไขข้อมูลในไฟล์ rom.v ตามคำสั่งที่ระบุในแต่ละ checkpoint

Checkpoint 1

จงแปลงภาษาแอสเซมบลี้ของ CoE2 CPU ต่อไปนี้ให้เป็นภาษาเครื่องและนำไปแก้ไขลงในไฟล์ rom.v โดยเริ่มโปรแกรมตั้งแต่ตำแหน่งที่ 0x0000 จากนั้นให้กด Compile Design ในโปรแกรม Quartus II และกดปุ่มบันทึกโปรแกรมลง FPGA จากนั้นสังเกตและบันทึกผลการทดลองและเมื่อแน่ใจว่าได้ผลลัพธ์ถูกต้องให้เรียก TA เพื่อตรวจ

```
.org 0x0000

START:      load R1, #0x35

            load R2, #0x74

            load R3, #0x02

            Sub R4, R1, R2

            Add R3, R4, R3

            OUT [port2], R3    // พอร์ต 2 ต่ออยู่กับ LED บนบอร์ด FPGA Shield

            Jmp START
```

Checkpoint 2

จงเขียนโปรแกรมภาษาแอสเซมบลีของซีพียู CoE2 เพื่ออ่านค่าจากดิปสวิทช์ที่ต่ออยู่กับพอร์ต 0 และดิปสวิทช์อีกตัวที่ต่อกับพอร์ต 1 จากนั้นนำค่าที่อ่านได้จากดิปสวิทช์ทั้งสองมาบวกด้วยค่าคงที่ 2 หลัก (ค่าคงที่นี้ให้ใช้รหัสประจำตัว 2 ตัวท้ายของนักศึกษาแต่ละคน จากนั้นแสดงผลลัพธ์ที่ได้ออกทางแอลอีดี 8 ดวงซึ่งต่ออยู่กับพอร์ต 2