

実験報告書・記入ガイド

I A/D 変換と D/A 変換

氏名：_____ 班：_____ 実験日：_____

目的・原理・手順を確認し、実測値と自分の考察を記入する。考察のガイドは、検討する事象・使う測定結果・記述の方針を示す。

目次と概要

青色の項目をクリックすると該当箇所へ移動する。

項目	読むと分かること	頁
1 目的	量子化・標本化・重み付けによる変換を実験で確かめる。	2
2 原理	量子化・標本化・重み付けによる変換の仕組みと成立条件を整理する。	2
3 装置・条件	機器・定数・測定点を確認し、資料の順序で操作する。	2
4 方法	機器・定数・測定点を確認し、資料の順序で操作する。	2
5 結果	符号と電圧、折返し、保持波形を表や図に記録する。	3
6 考察：結果を根拠に説明する	符号と電圧、折返し、保持波形を根拠に、比較と原因の検討を進める。	5
7 結論のまとめ方	主要な結果、成立範囲、未確認の条件を短くまとめる。	6
参考文献	使用した資料と外部の根拠を示す。	6

1 目的

3 ビットと 8 ビットの A/D・D/A 変換を観測し、量子化、重み付け、サンプリング、サンプルホールドの動作を理解する。

2 原理

n ビットの理想 D/A 変換は、フルスケール V_{FS} と符号 D に対し

$$V_o = V_{FS} \frac{D}{2^n}, \quad \text{LSB} = \frac{V_{FS}}{2^n}, \quad 0 \leq D \leq 2^n - 1$$

となる。R-2R ラダーでは各ビットの寄与が 1/2、1/4、…と重み付けされる。3 ビットの資料回路は比較器とエンコーダによる並列比較形である。

資料中の ADC0804 の方式説明は補足が必要である。メーカー資料では 8 ビット逐次比較形 ADC とされている。3 ビットの並列比較回路と同一方式ではない。

帯域制限された信号の理想的な再構成には $f_s > 2f_{\max}$ が必要であり、これ以下では折返しが起こり得る。

3 装置・条件

3 ビット回路：LM339、74LS148、R-2R (10kΩ/20kΩ)、LM358。8 ビット回路：資料指定の ADC/DAC ボード、9V 供給と内部 5V、基準 2.5V。DAC 出力増幅を含む理想スケールは 5V。信号発振器、オシロスコープ、電圧計、実際の基準・電源値を記録する。

4 方法

1. 3 ビット ADC の入力電圧と符号を調べ、組み立てた R-2R DAC の各符号の出力を測る。入力 100 Hz、5 Vpp、オフセット 2.5 V の正弦波でも観測する。
2. 8 ビット回路で 50 Hz、5 Vpp、オフセット 2.5 V のクロックを与え、指定符号と DAC 出力を確認する。
3. 入力 50 Hz の正弦波、サンプリング 500～2500 Hz で変換波形を比較する。出力を基準としたトリガや STOP を使い観測条件をそろえる。
4. 110 Hz 入力／80 Hz サンプリングを 5 周期程度記録する。50 Hz 入力／60 Hz サンプリングも観測する。
5. サンプルホールドで 100 Hz 正弦波と、50 Hz・デューティ 20% のパルスを用い、入力、パルス、保持出力を同じ時間軸で比較する。

5 結果

表 1：3 ビット変換。ADC の入力範囲と DAC 出力を区別する。

符号 D	ADC 入力範囲/V	DAC 理論/V	DAC 実測/V
0		0	
1		0.625	
2		1.250	
3		1.875	
4		2.500	
5		3.125	
6		3.750	
7		4.375	

表 2：8 ビット、5 V スケールの理論と測定。

符号/16 進	理論出力/V	実測入力/V	実測出力/V
00	0		
01	0.01953		
02	0.03906		
04	0.07813		
08	0.15625		
10	0.31250		
20	0.62500		
40	1.25000		
80	2.50000		
FF	4.98047		

図 1：3 ビットおよび 8 ビットの入出力波形。




表 3：入力 50 Hz に対するサンプリング比較（観測した条件を追記する）。

f_s/Hz	1 周期の標本数	出力波形の特徴	記録図
500			
1000			
1500			
2000			
2500			
60			

図 2：110 Hz / 80 Hz、および 50 Hz / 60 Hz の折返し波形。





図 3：サンプルホールドの入力、パルス、出力（同一軸）。



6 考察：結果を根拠に説明する

6.1 符号と出力電圧・LSB

考える事象：3ビットと8ビットの刻み、最大値、理論との差はどうなるか。

参照する結果：表1・2の各符号とDAC実測、零符号、基準電圧、出力増幅率。

記述の方針：符号を十進へ直して理論を計算する。隣接点や1ビット符号から刻みを調べ、オフセットとスケールの違いを候補別に検討する。

6.2 ADCの段階とR-2Rの重み

考える事象：入力境界と各ビットの寄与が説明できるか。

参照する結果：ADC入力範囲、3ビット出力、R/2Rの実値、比較器・エンコーダの接続。

記述の方針：各ビットだけを有効にした寄与を、重ねの理と端子等価から導く。生の負論理端子と表示符号を区別し、最大電圧だけで全段の精度を評価しない。

6.3 サンプリング周波数と折返し

考える事象：段階波形の見やすさと、入力とは別の周波数に見える現象がどう違うか。

参照する結果：50 Hz 入力の 500～2500 Hz 系列、110/80 Hz と 50/60 Hz の波形、実際の周期。

記述の方針：一周期の標本数と折返し周波数を計算して照合する。標本化定理の帯域条件と、実回路の変換時間・フィルタの制約を分ける。

6.4 サンプルホールドの取得と保持

考える事象：入力へ追従する区間と保持する区間は制御パルスに対応するか。

参照する結果：同一時間軸の三波形、取得極性、周期・デューティ、保持中の電圧変化。

記述の方針：保持開始時の値を入力に対応させる。同位相取得やトリガ条件を確認し、垂れ下がり等を評価した場合は読取り幅と保持時間も示す。

6.5 資料の課題・追加検討

1. ADCの階段状特性と、3ビット・8ビットのLSBを説明する。最大符号が5Vちょうどに達しない理由も示す。
2. 重ねの理とテブナン等価を用いてR-2Rラダー各ビットの寄与を導く。
3. 110 Hz / 80 Hz、50 Hz / 60 Hzの折返しを計算し、観測と比較する。
4. 1周期10標本等の見やすさと、標本化定理による再構成の条件を区別する。
5. サンプル区間と保持区間を示し、保持中の変化や誤差を検討する。

7 結論のまとめ方

記述の視点：分解能、サンプリング周波数、保持動作による波形の変化をまとめる。

分解能は符号と電圧の表、標本化は周波数を変えた波形、保持は制御パルスとの対応を根拠にまとめる。理想スケールと実測の差、再構成の条件、未確認の誤差要因をそれぞれ区別して述べる。

1. 目的に対応する最も重要な実測結果を、測定条件と数値を添えて述べる。
2. 原理と一致した点・一致しなかった点を示す。原因は確認済みの事実と推測を分ける。
3. 実施範囲で言えることと、未確認の条件を一文ずつまとめる。

書き出しの型：「○○の条件で△△を測定したところ、□□となった。これは◇◇と整合する。ただし××は確認しておらず、一般化には追加測定が必要である。」空欄は自分の実測値と根拠で埋める。

結論（実験後に記入）：

改善案・次に確認したい条件：

参考文献

1. 徳山工業高等専門学校 情報電子工学科, 『2026 年度 電子工学実験（3 年後期）テキスト』, テーマ I, IE3_expI_A4.pdf。
2. 使用したデータシート・書籍・ウェブ資料（著者、題名、該当箇所、URL、参照日）を追加する。