

# Team04\_lab2\_report

## 1. File structure

team04\_lab2

|-team04\_lab2\_report.pdf

|-src

|-DE2\_115

|-DE2\_115.sv

|-Rsa256Wrapper.sv

|-Rsa256Core.sv


|-Montgomery.sv

|-ModuleProduct.sv


|-rsa\_qsys.v

## 2. Block Diagram

### Rsa256Core



## Rsa256Wrapper




### 3. FSM and Hardware Scheduling

Rsa256Wrapper:

我們的Wrapper總共有5個state, 分別為S\_QUERY\_RX, S\_READ, S\_CALCULATE, S\_QUERY\_TX, S\_WRITE, 在S\_QUERY\_RX裡面, 會等avm\_waitrequest為0, address為STATUS\_BASE 且 readdata[7] = 1時, 才能進行讀;而在S\_READ就要進行讀, 要讀三筆資料, 分別是n, d, enc, 於是用三個substate, 有S\_READ\_N, S\_READ\_D, S\_READ\_ENC, 各自讀一筆資料, 每筆要讀32次, 用一個counter來計算, 每次讀8bits, 讀完就要將address重設成STATUS\_BASE, 回到S\_QUERY\_RX等待下一次讀。每個substate讀完32次以後就跳到下一個讀下一個資料的substate, 當enc也讀完, 就會跳到S\_CALCULATE, 進行解密運算, 此時控制Rsa256Core module開始運算的控制訊號rsa\_start就會拉高, 等到運算完成後, Rsa256Core送的rsa\_finished訊號就會拉高, 使得進入下一個state, 將得到的dec進行寫的動作。在S\_QUERY\_TX跟等待讀很類似, 也要等avm\_waitrequest變為0, address為STATUS\_BASE且readdata[6] = 1時, 才能進行write, 會用task將avm\_write的訊號拉高;在

S\_WRITE就要進行寫，將dec的8bit資料送出去當writedata，要寫32次，每次寫完就要再回到S\_QUERY\_TX再等待寫。



控制訊號:

waiting = avm\_waitrequest

ready = (bytes\_counter\_r == 7'd31)

not\_ready = (bytes\_counter\_r < 7'd31)

ready2 = (bytes\_counter\_r == 7'd30)

not\_ready = (bytes\_counter\_r < 7'd30)

readable = (avm\_address\_r == RX\_BASE)

writable = (avm\_address\_r == TX\_BASE)


status = (avm\_address\_r == STATUS\_BASE)

Rsa256Core:


我們的core總共有4個state，分別為S\_IDLE、S\_PREP、S\_MONT、S\_CALC。其中S\_IDLE為initial state，當(i\_start == 1 && o\_finished == 0)時會進入S\_PREP。S\_PREP會等待ModuleProduct去計算initial t，並等待o\_mod\_finished == 1，表示ModuleProduct算完了。此時，會拉高i\_mont\_start，並進入S\_MONT。S\_MONT這個state負責計算

Montgomery Algorithm, 包含  $m*t$  和  $t*t$  兩個phase, 分別為Computing m和Computing t兩個block, 但兩者會平行計算。在這個state, Rsa256Core會等待o\_mont1\_finished和o\_mont2\_finished拉高成high, 再進入下個state—S\_CALC。S\_CALC是去判斷是否counter已經數到9'd256, 若數到9'd256則跳會S\_IDLE, 反之回到S\_MONT繼續更新m和t


。




Computing m :



Computing  $t$  :







Counter :




#### ModuleProduct:

在此module裡面，我們進行 $(y * 2^{256}) \bmod(N)$  的計算，其中 $y$ 為input資料 $i\_a$ 。我們會有從Rsa256Core進來的state訊號，若state變成PREP時，就會先初始化 $t$ 的值變 $y$ ，並且會用一個counter從0開始跑到256，每個cycle都會更新 $t$ 的值，若 $t + t > N$ ， $t$ 就賦值成 $t + t - N$ ，反之，賦值成 $t + t$ ；而 $m$ 的值在reset時被初始化成0，在counter跑到256時，檢查如果 $m + t \geq N$ 的話， $m$ 就賦值成 $m + t - N$ ，反之，賦值成 $m + t$ ，此時finish也會拉高，並在下一個cycle再output出去。









### Montgomery Algorithm:

在此module裡面我們實現Montgomery algorithm, 有兩個state, 分別為S\_IDLE和S\_PROC, 另外, 為了計算最終的output o\_m, 我們用tmp\_m\_w和tmp\_m\_w2訊號來作運算。一開始reset時會處於S\_IDLE的state, tmp\_m\_w, tmp\_m\_w2, o\_m都會等於0, 而當從Rsa256Core送進來的i\_start控制訊號拉高時, 就會開始運送, state跳到S\_PROC, 在S\_PROC時, 用一個counter count從0跑到255, 在每一個cycle時, 會看看送進來的input訊號i\_a的第i個bit是不是1, 其中i為counter的值, 若是1的話, tmp\_m\_w 賦值為o\_m + i\_b, 否則為o\_m, 接著再看tmp\_m\_w的第0個bit是不是1, 也是看是否為odd, 若是的話則賦值為(tmp\_m\_w + i\_N) >> 1, 否則為tmp\_m\_w >> 1。當count跑到255時, 檢查tmp\_m\_w2是否>= i\_N, 若是的話o\_m\_w就賦值成tmp\_m\_w2 - i\_N, 否則為tmp\_m\_w2, 此時finish訊號也會拉高, 並在下一個cycle輸出o\_m的值。





Montgomery Algorithm



## 4. Fitter Summary

Flow Summary	
Flow Status	Successful - Thu Mar 30 03:03:02 2023
Quartus II 64-Bit Version	15.0.0 Build 145 04/22/2015 SJ Full Version
Revision Name	DE2_115
Top-level Entity Name	DE2_115
Family	Cyclone IV E
Device	EP4CE115F29C7
Timing Models	Final
Total logic elements	7,081 / 114,480 ( 6 % )
Total combinational functions	6,628 / 114,480 ( 6 % )
Dedicated logic registers	2,960 / 114,480 ( 3 % )
Total registers	2960 2,960 / 114,480 ( 3 % )
Total pins	518 / 529 ( 98 % )
Total virtual pins	0
Total memory bits	0 / 3,981,312 ( 0 % )
Embedded Multiplier 9-bit elements	0 / 532 ( 0 % )
Total PLLs	1 / 4 ( 25 % )

## 5. Time analyer

Table of Contents	TimeQuest Timing Analyzer Summary
Flow Messages	Quartus II Version Version 15.0.0 Build 145 04/22/2015 SJ Full Version
Flow Suppressed Message	Revision Name DE2_115
Assembler	Device Family Cyclone IV E
TimeQuest Timing Analyz	Device Name EP4CE115F29C7
Summary	Timing Models Final
Parallel Compilation	Delay Model Combined
SDC File List	Rise/Fall Delays Enabled
Clocks	
Slow 1200mV 85C Moc	
Slow 1200mV 0C Mode	
Fast 1200mV 0C Model	
Multicorner Timing Anc	
Multicorner Datasheet F	
Advanced I/O Timing	
Clock Transfers	
Report TCCS	
Report RSKM	
Unconstrained Paths	
Messages	

## 6. 問題與心得

1. Rsa256Wrapper的module在讀或寫訊號時，一次讀8個bit，總共讀32次，本來以為這32次可以連續讀寫，也就是寫成每過一個cycle就讀寫一次，但發現這每一次讀寫之前都還要再等avm\_waitrequest變成0以後才可以再做一次讀寫。
2. 這次是我第一次打較大型的程式，讓我發覺保持良好的coding style很重要，其一是可讀性比較高，而且也比較容易debug。
3. 此外，透過這次程式，也讓我更熟悉利用 i\_start 和 finish訊號去控制每個module的運作。
4. 雖然助教在lab講解時就有提醒大家，但我們一開始測驗測資時也忘記 reset，因此產生許多亂碼。但是，後來發現只要reset後，就可以產生正常的output了。
5. 這次的實驗大且難了許多，花了比lab1多了很多時間，希望lab3可以安然度過。
6. ModuleProduct中的 t 沒有給多一點空間，導致t + t時overflow，下次要注意overflow的問題。