

Nettrix 宁畅	制定日期	2024/7/31			
	修改日期	无			
Nettrix SI 自研夹具设计规范					
拟制部门	核 准	关联部门	制 定 人	版 本	总 页 数
研发中心	胡远明	SI ME Layout	敬天吉	V1.0	共12页

变更记录

[illegible]

目 录

第1章 摘要	2
第2章 关键字、缩略语	2
第3章 管理规定	2
3.1 SI自研夹具设计流程	2
3.2 角色与职责	3
第4章 结构设计	3
4.1 结构设计概述	3
4.2 结构评估和标准	3
4.2.1 CEM夹具尺寸规范	4
4.2.2 M.2夹具尺寸规范	4
4.2.3 SFF-TA-1002夹具尺寸规范	5
4.2.4 SFF-8639夹具尺寸规范	6
第5章 信号完整性设计	6
5.1 自研夹具板叠层设计	7
5.2 自研夹具板连接器电性能评估	7
5.2.1 CEM连接器电性能评估标准	8
5.2.2 M.2连接器电性能评估标准	8
5.2.3 SFF-TA-1002连接器电性能评估标准	9
5.3 同轴线缆连接器选型及阻抗评估	10
5.3.1 同轴线缆连接器选型	11
5.3.2 同轴线缆连接器阻抗评估	11
5.4 自研夹具PCB走线设计	11
第6章 支持文件	11
第7章 相关文件	12

第1章 摘要

本文规定了宁畅信息产业（北京）有限公司（下文简称“宁畅”）的SI自研夹具设计流程。明确了从流程发起、结构评估、信号完整性评估、准入评审等各流程阶段的参与角色、职责等。通过该流程保证宁畅SI自研夹具设计的规范性，确保宁畅使用的SI自研夹具是满足宁畅质量标准、成本、交期诉求。

第2章 关键字、缩略语

PCB:Printed circuit board 印制线路板

PCB材料：指覆铜基板和半固化片

DXF文件：一种CAD文件格式，用于存储图形的形状、图层等等各类信息

Add-in卡：指可以安装在计算机内部插槽的一种可移动设备


TDR: Time Domain Reflectometry 时域反射计

Coupon：用来测试所生产的PCB电性能是否符合设计的测试条

第3章 管理规定

3.1 SI自研夹具设计流程

SI自研夹具设计可需要经过结构评估、Layout评估及信号完整性评估，SI自研夹具设计流程如下：



3.2 角色与职责

部门	责任人	工作职能分工	输出
研发	SI 工程师	1、提出自研夹具使用需求。 2、负责自研夹具设计方法和标准制定。 3、负责自研夹具的设计。 4、参与自研夹具准入评审。	1、自研夹具设计需求报告。 2、自研夹具的信号完整性评判标准。 3、自研夹具使用说明。 4、自研夹具的信号完整性仿真报告。
	Layout 工程师	1、自研夹具 Layout。	1、自研夹具板 Gerber
	结构工程师	1、负责自研夹具的 3D 设计	1、自研夹具 DXF 2、自研夹具结构评估报告
采购	采购工程师	1、夹具成本评估及供应周期分析。	1、自研夹具设计需求报告。 2、夹具成本评估报告。

第4章 结构设计

4.1 结构设计概述


旨在设计初期确保自研夹具与板端连接器互相适配，符合相关协会规范，避免自研夹具在实际项目测试时才发现无法插入连接器，从而导致延期等问题。

4.2 结构评估和标准

开始设计前，需要确定所设计的夹具是否在本规范要求范围之内，如在范围之内需按照规范进行设计；在范围外的，本规范未尽说明的，需找到对应连接器规范文档，按照规范文档进行设计，需杜绝从其他方式来源的设计标准，避免经验主义。

设计标准为各个连接器对应的协会规范文档中对于该连接器/金手指尺寸及板卡外形部分的要求。

4. 2. 1 CEM夹具尺寸规范




1. TOLERANCE UNLESS OTHERWISE NOTED: ± 0.13 [0.005].
2. SEE Figure 11-22 FOR KEEPOUT AREAS IN THE GOLD FINGER REGION.

取自《PCI Express Card Electromechanical Specification Revision 5.0, Version 1.0》中6.2小节

4. 2. 2 M. 2夹具尺寸规范

卡边缘机械轮廓:



Add-in Card Keying:


A-F键的键位和引脚尺寸如表2-3所示。G-M键的键位和引脚尺寸如表2-4所示。

Table 2-3. Key Location/Pin Block Dimensions for Keys A to F

Dimension	A	B	C	D	E	F
Q	6.625	5.625	4.625	3.625	2.625	1.625
R	1.50	2.50	3.50	4.50	5.50	6.50
S	14.50	13.50	12.50	11.50	10.50	9.50
T	1.00	2.00	3.00	4.00	5.00	6.00
U	14.50	13.50	12.50	11.50	10.50	9.50


Table 2-4. Key Location/Pin Block Dimensions for Keys G to M

Dimension	G	H	J	K	L	M
V	1.125	2.125	3.125	4.125	5.125	6.125
W	9.00	10.00	11.00	12.00	13.00	14.00
X	7.00	6.00	5.00	4.00	3.00	2.00
Y	9.00	10.00	11.00	12.00	13.00	14.00
Z	6.50	5.50	4.50	3.50	2.50	1.50




Note: See Figure 2-2 for LENGTH

Figure 2-24. Key Detail for Keys A to F




Note: See Figure 2-2 for LENGTH

Figure 2-25. Key Detail for Keys G to M



Note: See Figure 2-2 for LENGTH

Figure 2-26. Dual Key A-E Example



Note: See Figure 2-2 for LENGTH

Figure 2-27. Dual Key B-M Example

取自《PCI Express M.2 Specification Revision 5.0, Version 0.9》中2.3.4小节

4.2.3 SFF-TA-1002夹具尺寸规范

4.4 Add-In Card Free (Plug) Mechanical Drawings

The Add-In Card (AIC) card outline dimensions are shown in Figure 4-35 through Figure 4-41. If plating tie bars are used for plating purposes, all tie bars shall be removed on the mating AIC. All chamfered edges and edge of pads shall be free of burrs.






FIGURE 4-35. AIC MATING CARD PROFILE DIMENSIONS




Notes: Position A1 on opposite side of card of B1. Dimensions for pad locations are to center of the pad.

FIGURE 4-36. AIC 1C MATING CARD DIMENSIONS




Notes: Position A1 on opposite side of card of B1. Dimensions for pad locations are to center of the pad.

FIGURE 4-37. AIC 2C MATING CARD DIMENSIONS



Notes: Position A1 on opposite side of card of B1. Dimensions for pad locations are to center of the pad.

FIGURE 4-38. AIC 4C MATING CARD DIMENSIONS



Notes: Position A1 on opposite side of card of B1. Dimensions for pad locations are to center of the pad.

FIGURE 4-39. AIC 4C MATING CARD DIMENSIONS (mm)

TABLE 4-3. WIPER VALUES FOR LEVEL 1 AND LEVEL 2 SEQUENCING

Wiper (mm)
Level 1 sequence
Level 2 sequence

FIGURE 4-40. DETAIL C: 1C AIC PAD DIMENSIONS (OPTIONAL SPLIT PAD SKIING)

FIGURE 4-41. DETAIL D: 2C, 4C AND 4C AIC PAD DIMENSIONS (OPTIONAL SPLIT PAD SKIING)

取自《SFF-TA-1002 Specification for Protocol Agnostic Multi-Lane High Speed Connector Rev 1.3》中

4.4小节

4.2.4 SFF-8639夹具尺寸规范

All dimensional requirements for the connector within this specification shall be met in order to provide interchangeability between plug and receptacle and to fit within the physical boundaries defined for the media and backplane.




FIGURE 4-1 DEVICE FREE (PLUG) CONNECTOR




FIGURE 4-2 DETAIL A AND C, DEVICE FREE (PLUG) CONNECTOR




FIGURE 4-3 DETAIL B AND SECTION D1-D1, DEVICE FREE (PLUG) CONNECTOR




FIGURE 4-4 SECTION D-D, DEVICE FREE (PLUG) CONNECTOR

取自《SFF Committee SFF-8639 Specification for Multifunction 6X Unshielded Connector Rev 2.1》中

4.1小节

第5章 信号完整性设计

自研夹具电性能评估分四部分：

第一部分为自研夹具叠层评估；

第二部分为连接器电性能评估；

第三部分为同轴线缆连接器选型及阻抗评估；

第四部分为PCB走线设计。

所述四个部分均需要SI工程师完成，并输出各部分仿真文件用于留档及评审。

5.1 自研夹具板叠层设计

针对1.57mm金手指叠层要求设计如下：

1. 如果走线为纯表层设计，则应设计至少6层板，板厚控制精度参考第四章中外形设计规范，叠层设计应满足内部规范。
2. 如果走线需要有内层，则应设计至少8层板，板厚控制精度参考第四章中外形设计规范，叠层设计应满足内部规范，示例如下。

叠层结构:							
Layer	Nettrix Demand			Vendor Suggest		Material	Copper Type
	Copper, Core and Prepreg	Thickness Unit: mil		Copper, Core and Prepreg	Thickness Unit: mil		
	SolderMask	1.50		SolderMask		低损耗铜	
L1	Signal	1/2oz+plating	1.90	1/2oz + plating	2.00		RTF
	Prepreg	PP(1078_RC64%)	2.70	1078 62%	2.75	IT968G	
L2	GND	1oz	1.20	1oz	1.20		RTF2 (H1)
	Core	Core(1078*2)	4.00	1035x2	4.00	IT968G	
L3	Signal	1oz	1.20	1oz	1.20		RTF2 (H1)
	Prepreg	PP(1078_RC64%*2)	5.00	1078x2 62%	4.81	IT968G	
L4	GND	1oz	1.20	1oz	1.20		RTF2 (H1)
	Core	Core(2116*5)	24.00	3313x7	28.00	IT968G	
L5	GND	1oz	1.20	1oz	1.20		RTF2 (H1)
	Prepreg	PP(1078_RC64%*2)	5.00	1078x2 62%	4.90	IT968G	
L6	Signal	1oz	1.20	1oz	1.20		RTF2 (H1)
	Core	Core(1078*2)	4.00	1035x2	4.00	IT968G	
L7	GND	1oz	1.20	1oz	1.20		RTF2 (H1)
	Prepreg	PP(1078_RC64%)	2.70	1078 62%	2.74	IT968G	
L8	Signal	1/2oz + plating	1.90	1/2oz + plating	2.00		RTF
	SolderMask	1.50		SolderMask		低损耗铜	
	Design Thickness(mil)	58.40		Finished Thickness(mil)	62.40	Finished Thickness(mm)	1.58

3. PCIe5.0夹具应采用至少M6等级的PCB材料，该PCB材料必须为已经验证过的，准许进入公司材料库的PCB材料。
4. 为避免表贴连接器脱落，影响夹具使用寿命，表层铜箔必须使用HTE等级铜箔，不得使用RTF铜箔。
5. 针对夹具上的每一种单端和差分走线，必须要求板厂提供TDR Coupon。
6. 夹具上每一种差分设计的高速走线，必须进行损耗管控，并要求板厂提供Intel的delta-L 4.0 Coupon。
7. 板厂提供的每一片Working Panel，必须搭配对应的Coupon出货给宁畅，且要求二者能够通过唯一编码进行一一对应。

5.2 自研夹具板连接器电性能评估

各个协会对其规范下的连接器都有明确的SI性能要求，故要求宁畅在制作夹具时应该遵守协会的各项要求，保证制作出来的自研夹具足够标准，才能作为标杆支撑于各个项目的SI测试工作。

进行评估前，需要连接器厂商提供连接器3D仿真模型。

如果夹具为金手指形态，则需要厂商提供的仿真模型能够修改金手指部分，连接器部分厂商可进行加密处理；金手指部分模型，需要完全按照实际的叠层结构和Layout走线进行建模，保证仿真的准确性。

如果夹具端也为连接器(如SFF-8639)，首先需要确定夹具端连接器选型是否满足协会标准，需要厂商提供相关的测试报告；如确认满足后，为保证焊盘部分设计满足要求，同样需要厂商提供3D仿真模型，此时需可以对底板部分进行修改，其余可进行加密；底板部分模型，需要完全按照实际的叠层结构和Layout走线进行建模，保证仿真的准确性。

如所制作自研夹具在本规范范围外的，本规范未尽说明的，需找到对应连接器规范文档，按照规范文档进行设计，需杜绝从其他方式来源的设计标准，避免经验主义

5.2.1 CEM连接器电性能评估标准

支持32GT/s的信号完整性要求和测试流程

评估项	测试流程	Spec
Differential Insertion Loss (DDIL)	EIA 364-101	$[-0.1 - 0.0875 * f]$ dB for $f \leq 16$ GHz; $[3.5 - 0.3125 * f]$ dB for $16 < f \leq 24$ GHz
Differential Return Loss (DDRL)	EIA 364-108	$[-20 + 0.625 * f]$ dB for $f \leq 16$ GHz; $[-24 + 0.875 * f]$ dB for $16 < f \leq 24$ GHz
Intra-pair Skew	Intra-pair skew must be achieved by design; measurement not required.	5 ps max
Differential Near End Crosstalk (DDNEXT)	EIA 364-90	$[1.5 * f - 60]$ dB for $f \leq 10$ GHz; $[(5/6) * f - 53.33]$ dB for $10 < f \leq 24$ GHz; $cclCNEXT \leq 250 \mu V$ for $f_{max} = 24$ GHz
Differential Far End Crosstalk (DDFEXT)	EIA 364-90	$[1.5 * f - 60]$ dB for $f \leq 10$ GHz; $[(5/6) * f - 53.33]$ dB for $10 < f \leq 24$ GHz; $cclCNFEXT \leq 250 \mu V$ for $f_{max} = 24$ GHz

取自《PCI Express Card Electromechanical Specification Revision 5.0, Version 1.0》中6.3.6小节

5.2.2 M.2连接器电性能评估标准


支持32GT/s的信号完整性要求和测试流程




评估项	测试流程	Spec
Differential Insertion Loss (DDIL)	EIA 364-101	$[-0.034375 \cdot \text{Freq (GHz)} - 0.2]$ for Freq ≤ 16 $[-0.15625 \cdot \text{Freq (GHz)} + 1.75]$ for $16 < \text{Freq} \leq 24$
Differential Return Loss (DDRL)	EIA 364-108	$[0.625 \cdot \text{Freq (GHz)} - 20]$ for Freq ≤ 16 GHz $[0.875 \cdot \text{Freq (GHz)} - 24]$ for $16 < \text{Freq} \leq 24$ GHz
Intra-pair Skew (Soldered-down BGA)	Intra-pair skew must be achieved by design; measurement not required.	1 ps max
Intra-pair Skew (BGA mounted on M.2 Add-in Card)	Intra-pair skew must be achieved by design; measurement not required.	2 ps max
Differential Near End Crosstalk (DDNEXT)	EIA 364-90	$[0.3125 \cdot \text{Freq (GHz)} - 45]$ for Freq ≤ 16 $[0.625 \cdot \text{Freq (GHz)} - 50]$ for $16 < \text{Freq} \leq 24$ $\text{cclCNNEXT} \leq 1200 \mu\text{V}$ for $f_{\text{max}} = 24$ GHz
Differential Far End Crosstalk (DDFEXT)	EIA 364-90	$[0.833 \cdot \text{Freq (GHz)} - 60]$ for Freq ≤ 24 $\text{cclCNFEXT} \leq 60 \mu\text{V}$ for $f_{\text{max}} = 24$ GHz

取自《PCI Express M.2 Specification Revision 5.0, Version 0.9》中6.5小节

5.2.3 SFF-TA-1002连接器电性能评估标准

以下要求均以85Ω差分模拟/测试环境为标准

Line Rate	Insertion Loss	Return Loss	Power Sum Near End and Far End Crosstalk
25 GT/s NRZ	Loss up to 16GHz $\leq$ 1dB		Up to 16GHz $\leq$ 40dB
28 GT/s NRZ	Loss up to 16GHz $\leq$ 1dB		Up to 16GHz $\leq$ 40dB
56 GT/s PAM4	Loss up to 16GHz $\leq$ 1dB		Up to 16GHz $\leq$ 40dB
32 GT/s NRZ	Loss up to 16GHz $\leq$ 1dB		Up to 16GHz $\leq$ 40dB
56 GT/s NRZ	Loss up to 16GHz $\leq$ 1dB For frequency >16GHz and $\leq$ 28GHz. Loss up to 1.5dB		Up to 16GHz $\leq$ 40dB Frequency >16GHz and $\leq$ 28GHz. Up to 36dB
112 GT/s PAM4	Loss up to 16GHz $\leq$ 1dB For frequency >16GHz and $\leq$ 28GHz. Loss up to 1.5dB		Up to 16GHz $\leq$ 40dB Frequency >16GHz and $\leq$ 28GHz. Up to 36dB

	Insertion Loss	Return Loss	Power Sum Near End and Far End Crosstalk	Intra-pair Skew
Line Rate 16GT/s NRZ				5ps Max
Procedure	EIA 364-101 The measured differential S parameter shall be referenced to an 85 Ω differential impedance.	EIA 364-108 The measured differential S parameter shall be referenced to an 85 Ω differential impedance.	EIA 364-90 The measured differential S parameter shall be referenced to an 85 Ω differential impedance.	Intra-pair skew shall be achieved by design. Measurement not required

取自《SFF-TA-1002 Specification for Protocol Agnostic Multi-Lane High Speed Connector Rev 1.3》中

5.3 小节

5.3 同轴线缆连接器选型及阻抗评估

同轴线缆连接器选型及阻抗评估同样是夹具设计中重要的一环，其选型决定着夹具能够支持的信号速率，阻抗优化也决定着夹具的回损值和谐振频率点。

5.3.1 同轴线缆连接器选型

同轴线缆连接器目前可选范围有SMA2.92/2.4/1.85, SMP, MMPX等, 对于PCIe5.0测试, 选择的连接器满足带宽大于40GHz即可, 不做强制要求。

但是要综合布局空间、价格等多方面考量, 如CEM x16夹具上选择价格适中, 体积也相对较小的SMP连接器, 能够保证全板16条lane, 64个SMP都能放下, 同时PCB走线也满足相应规范。

5.3.2 同轴线缆连接器阻抗评估

评估开始前, 需要连接器厂商提供相应3D仿真模型和建议的过孔优化设计方案。

评估过程中, 需对PCB底板进行重新建模, 保证其与自研夹具的叠层结构完全一致; 然后按照厂商建议过孔优化方式进行建模, 将仿真结果与如下要求进行比对:

- ◆ 在连接器支持的全带宽范围内SDD21不能出现谐振
- ◆ 在40GHz带宽范围内SDD11均要小于-10dB
- ◆ 差分TDR范围在 $85\Omega \pm 5\%$

如不满足, 需要微调地孔设计, 直到满足标准。

5.4 自研夹具PCB走线设计

对于自研夹具板上的走线有如下要求:

1. 差分阻抗偏移范围为设计阻抗的 $\pm 5\%$ 以内。
2. TX 各个Lane从金手指pin边缘50mil走线处开始计算到同轴连接器, 应互相等长, 等长要求0.5mil。
3. 板上应有TX走线长度对应的1x Thru和2x Thru测试线。
4. RX 各个Lane从金手指pin边缘50mil走线处开始计算到同轴连接器, 应互相等长, 等长要求0.5mil。
5. 板上应有RX走线长度对应的1x Thru和2x Thru测试线。
6. TX RX之间不要求互相等长。
7. CEM夹具走线最长不超过1.9inch。
8. M.2夹具走线最长不超过1.8inch。

第6章 支持文件

[〈涉及的下层文件、模板、检查单〉](#)

序号	文件名称	文件编号
1	自研夹具 BRD 文档	
2	自研夹具叠层	
3	自研夹具 DXF	
4	自研夹具使用说明	
5	自研夹具仿真报告	

第7章 相关文件

<指上下游接口的流程文件>

序号	文件名称	文件编号
1	无	无