

北 京 邮 电 大 学

本科毕业设计（论文）任务书

学院	计算机学院	专业	计算机科学与技术	班级	2015211304					
学生姓名	韩萌	学号	2015211221	班内序号	2					
指导教师姓名	肖利民	所在单位	北京航空航天大学	职称	教授					
设计(论文)题目	(中文) 基于 MIPS 指令集的 CPU 设计与验证									
	(英文) The Design and Verification of CPU Based on MIPS									
题目分类	工程实践类 <input type="checkbox"/> 研究设计类 <input type="checkbox"/> 理论分析类 <input type="checkbox"/>									
题目来源	题目是否来源于科研项目 是 <input type="checkbox"/> 否 <input type="checkbox"/>									
	科研项目名称:									
	科研项目负责人:									
主要任务及目标: 设计并实现基于 MIPS 指令集的 CPU 模型系统, 为解决流水线 CPU 具有的控制相关与数据相关问题, 系统应支持内部旁路、延迟转移等结构, 提高该系统的指令执行效率; 分析该模型并进行性能优化。										
主要内容: 1、 查阅、收集和学习相关资料, 掌握文献检索方法, 获得 MIPS 指令集和 CPU 流水线结构等相关资料, 学习并熟练使用系统开发平台、工具及其相关技术。 2、 进行 MIPS 指令集分析, 并据此进行 CPU 数据通路与控制链路的设计与实现。 3、 在所实现的 CPU 模型的基础上, 设计性能测试样例并进行测试, 记录实验数据并分析。 4、 根据所得实验数据, 结合 CPU 模型进行性能优化。 5、 撰写毕业论文。										
主要参考文献: [1]柳成, 荣静. 基于 MIPS 架构的多周期 CPU 设计[J]. 软件, 2018, 39(08):40-44. [2]杨朝辉. 基于 FPGA 的开放式 CPU 模型研究[D]. 西安石油大学, 2018. [3]刘秋菊, 张光照, 王仲英. 基于 MIPS 指令集的流水线 CPU 设计与实现[J]. 实验室研究与探索, 2017, 36(08):148-152+172. [4]秘海晓. 基于 FPGA 的 32 位五级流水线 CPU 的研究与设计[D]. 河北工业大学, 2012. [5]马可. 微处理器性能分析模型的建立和研究[D]. 中国科学技术大学, 2007.										

[6]朱欣欣,李树国.基于FPGA的高性能3DES算法实现[J].微电子学与计算机,2015,32(09):54-59.

进度安排:

第1-2周:查阅、学习相关资料,学习研究所需技术,确定技术方案,完成开题报告。

第3-6周:设计并实现CPU模型。

第7-10周:对CPU模型进行性能测试并进行优化。

第11-12周:总结实验数据,完成并修改毕业论文。

指导教师签字

日期

年 月 日