**ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH**

**TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN**

**KHOA KỸ THUẬT MÁY TÍNH**

**NGÔ THÁI ANH HÀO**

**KHÓA LUẬN TỐT NGHIỆP**

**NGHIÊN CỨU THIẾT KẾ VÀ HIỆN THỰC MÔ HÌNH KIỂM TRA CHO MỘT THIẾT KẾ MẠNG NƠ-RON TÍCH CHẬP**

**Researching and Implementation of a Verification Environment for a Convolutional Neural Network Intellectual Property**

**KỸ SƯ KỸ THUẬT MÁY TÍNH**

**TP. HỒ CHÍ MINH, 2024**

**ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH**

**TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN**

**KHOA KỸ THUẬT MÁY TÍNH**

**NGÔ THÁI ANH HÀO – 16520347**

**KHÓA LUẬN TỐT NGHIỆP**

**NGHIÊN CỨU THIẾT KẾ VÀ HIỆN THỰC MÔ HÌNH KIỂM TRA CHO MỘT THIẾT KẾ MẠNG NƠ-RON TÍCH CHẬP**

**Researching and Implementation of a Verification Environment for a Convolutional Neural Network Intellectual Property**

**KỸ SƯ KỸ THUẬT MÁY TÍNH**

**GIẢNG VIÊN HƯỚNG DẪN**

**THẠC SĨ TRƯƠNG VĂN CƯƠNG**

**THẠC SĨ HỒ NGỌC DIỄM**

**TP. HỒ CHÍ MINH, 2024**

THÔNG TIN HỘI ĐỒNG CHẤM KHÓA LUẬN TỐT NGHIỆP

Hội đồng chấm khóa luận tốt nghiệp, thành lập theo Quyết định số …………………… ngày ………………….. của Hiệu trưởng Trường Đại học Công nghệ Thông tin.

LỜI CẢM ƠN

Lời đầu tiên, trong quá trình hoàn thiện Khoá luận, em xin gửi lời tri ân sâu sắc đến thầy Trương Văn Cương, là giảng viên hướng dẫn cũng như cựu cố vấn học tập của em từ những ngày đầu tại trường Đại học Công nghệ Thông tin – Đại học Quốc gia Thành phố Hồ Chí Minh. Quá trình hoàn thành Khoá luận và hoàn tất chương trình học của em đã không thể hoàn thành tốt đẹp nếu không có sự dẫn dắt và hỗ trợ hết mình của thầy. Các kiến thức và kỹ năng chuyên môn trong học tập và làm việc được thầy chia sẻ trong quá trình học tập chính là hành trang quý giá của em trong tương lai.

Em cũng xin gửi lời cảm ơn chân thành đến các thầy cô thuộc Khoa Kỹ thuật Máy Tính, đã là người truyền đạt những kiến thức chuyên môn nền tảng mà mọi sinh viên cần phải nắm vững trước khi bắt đầu hành trình công việc của mình sau khi tốt nghiệp. Đặc biệt, em xin gửi lời cảm ơn đến thầy Nguyễn Minh Sơn đã hỗ trợ hết mình và trao các cơ hội học tập cho em trong quá trình học tập tại trường. Em cũng xin gửi lời cảm ơn đến thầy Lâm Đức Khải là người đã truyền cảm hứng và cho em thấy được sự thú vị của chuyên ngành thiết kế vi mạch.

Đồng thời, em xin cảm ơn các thầy cô giảng viên thuộc các Khoa, Phòng Đào tạo Đại học, Văn phòng Các chương trình đặc biệt và các thầy cô thuộc phòng ban khác của trường Đại học Công nghệ Thông tin – Đại học Quốc gia Thành phố Hồ Chí Minh đã giúp đỡ và tạo điều kiện học tập cho em trong suốt quá trình học tập và làm việc tại trường.

Cuối cùng, em cũng xin gửi lời cảm ơn đến gia đình và bạn bè là những người đã không ngừng khuyến khích và đã luôn tin tưởng, ủng hộ em hết mình về vật chất cũng như tinh thần để em có thể hoàn thành chương trình học Đại học của mình một cách tốt đẹp.

|  |  |
| --- | --- |
|  | Thành phố Hồ Chí Minh, tháng 7 năm 2024 Sinh viên thực hiện    Ngô Thái Anh Hào |

MỤC LỤC

[Chương 1. TÌM HIỂU TỔNG QUAN 2](#_Toc170479675)

[1.1. Giới thiệu 2](#_Toc170479676)

[1.2. Mục tiêu đề tài 3](#_Toc170479677)

[1.3. Tổng quan đề tài 3](#_Toc170479678)

[Chương 2. CƠ SỞ LÝ THUYẾT 5](#_Toc170479679)

[2.1. Mô hình môi trường kiểm tra thiết kế UVM 5](#_Toc170479680)

[2.1.1. Cấu trúc và các thành phần chính bên trong một UVM Testbench 5](#_Toc170479681)

[2.1.2. Transaction-Level Modeling 10](#_Toc170479682)

[2.1.3. Các Phase bên trong quá trình mô phỏng sử dụng UVM Testbench 12](#_Toc170479683)

[2.1.4. UVM Factory, Field Macro và các tiện ích tích hợp 15](#_Toc170479684)

[2.2. Xây dựng mô hình tin cậy sử dụng SystemVerilog Direct Programming Interface 17](#_Toc170479685)

[2.2.1. Tổng quan về DPI 18](#_Toc170479686)

[2.2.2. Cách thức hoạt động của DPI 19](#_Toc170479687)

[2.2.3. Xây dựng mô hình tin cậy cho thiết kế kết hợp sử dụng DPI 20](#_Toc170479688)

[2.3. Kiểm tra hành vi thiết kế sử dụng SystemVerilog Assertion 22](#_Toc170479689)

[2.3.1. Tổng quan về SystemVerilog Assertion 22](#_Toc170479690)

[2.3.2. Các loại Assertion 23](#_Toc170479691)

[2.3.2.1. Immediate Assertion 23](#_Toc170479692)

[2.3.2.2. Concurrent Assertion 24](#_Toc170479693)

[2.3.3. Các lớp của Concurrent Assertion 25](#_Toc170479694)

[2.3.4. Các toán tử của Concurrent Assertion 27](#_Toc170479695)

[2.3.5. Cú pháp Concurrent Assertion 32](#_Toc170479696)

[2.3.6. Cấu trúc bind của SystemVerilog 33](#_Toc170479697)

[Chương 3. MÔ HÌNH THỰC TẾ MÔI TRƯỜNG KIỂM TRA THIẾT KẾ 35](#_Toc170479698)

[3.1. Mô hình tổng quan môi trường kiểm tra thiết kế 35](#_Toc170479699)

[3.2. Thiết kế CNN IP được dùng để xây dựng môi trường kiểm tra 37](#_Toc170479700)

[3.2.1. Tổng quan thiết kế CNN IP 37](#_Toc170479701)

[3.2.2. Mô tả input và output của thiết kế 39](#_Toc170479702)

[3.3. Thiết Đặc trưng cấu trúc môi trường UVM Testbench dùng cho thiết kế tích chập 39](#_Toc170479703)

[3.3.1. Sequence Item 39](#_Toc170479704)

[3.3.2. Sequence 40](#_Toc170479705)

[3.3.3. Driver 41](#_Toc170479706)

[3.3.4. Monitor 44](#_Toc170479707)

[3.3.5. Scoreboard 46](#_Toc170479708)

[3.3.6. Agent 50](#_Toc170479709)

[3.3.7. Env 51](#_Toc170479710)

[3.3.8. Test 52](#_Toc170479711)

[3.4. Mô hình tin cậy cho thiết kế tích chập sử dụng DPI-C 54](#_Toc170479712)

[3.5. Kiểm tra hành vi Controller module của thiết kế tích chập sử dụng SystemVerilog Assertion 56](#_Toc170479713)

[Chương 4. KIỂM TRA VÀ ĐÁNH GIÁ 60](#_Toc170479714)

[4.1. Kết quả mô phỏng của UVM Testbench 60](#_Toc170479715)

[4.2. Kết quả kiểm tra hành vi thiết kế 64](#_Toc170479716)

[Chương 5. TỔNG KẾT 67](#_Toc170479717)

[5.1. Kết luận 67](#_Toc170479718)

[5.2. Giới hạn đề tài 68](#_Toc170479719)

[5.3. Hướng phát triển 68](#_Toc170479720)

DANH MỤC HÌNH

[Hình 2.1: Cấu trúc của một UVM Testbench cơ bản 6](#_Toc170479721)

[Hình 2.2: Mô hình các thành phần bên trong thư viện UVM [2] 9](#_Toc170479722)

[Hình 2.3: Port và Export của Producer và Consumer 11](#_Toc170479723)

[Hình 2.4: Mô hình Port, Export và Analysis Port 11](#_Toc170479724)

[Hình 2.5: Các Phase trong quá trình mô phỏng UVM Testbench 12](#_Toc170479725)

[Hình 2.6: Trình tự thực hiện giữa các phần tử của các Phase 14](#_Toc170479726)

[Hình 2.7: UVM Factory và các phương thức cung cấp cho người dùng 16](#_Toc170479727)

[Hình 2.8: Giao tiếp giữa SystemVerilog và C 18](#_Toc170479728)

[Hình 2.9: Cấu trúc và cách thức hoạt động của SystemVerilog sử dụng DPI 19](#_Toc170479729)

[Hình 2.10: Tham chiếu kiểu dữ liệu giữa SystemVerilog và C sử dụng DPI-C 20](#_Toc170479730)

[Hình 2.11: Mô hình tin cậy kiểm tra kết quả DUT 21](#_Toc170479731)

[Hình 2.12: Trình tự hoạt động của DPI-C và SystemVerilog trong mô phỏng 22](#_Toc170479732)

[Hình 2.13: Kết quả Assertion violation 24](#_Toc170479733)

[Hình 2.14: Các lớp bên trong Concurrent Assertion 25](#_Toc170479734)

[Hình 2.15: Waveform mẫu cho đoạn code bên trên 28](#_Toc170479735)

[Hình 2.16: Kết quả của 2 tiến trình Assertion P1 và P2 29](#_Toc170479736)

[Hình 2.17: Dạng sóng cho ví dụ toán tử lặp của Concurrent Assertion 31](#_Toc170479737)

[Hình 2.18: Cú pháp của một mệnh đề Concurrent Assertion 32](#_Toc170479738)

[Hình 2.19: Cấu trúc bind của SystemVerilog 33](#_Toc170479739)

[Hình 3.1: Tổng quan mô hình môi trường kiểm tra thiết kế 35](#_Toc170479740)

[Hình 3.2: Kiến trúc thiết kế CNN 38](#_Toc170479741)

[Hình 3.3: Biến enum bên trong Sequence Item 40](#_Toc170479742)

[Hình 3.4: Flow chart của function body() bên trong Sequence 41](#_Toc170479743)

[Hình 3.5: Các Phase chính bên trong lớp Driver 42](#_Toc170479744)

[Hình 3.6: Run Phase của lớp Driver 42](#_Toc170479745)

[Hình 3.7: Task drive() của lớp Driver 43](#_Toc170479746)

[Hình 3.8: Giao tiếp giữa lớp Driver và Sequencer 44](#_Toc170479747)

[Hình 3.9: Các Phase chính bên trong lớp Monitor 44](#_Toc170479748)

[Hình 3.10: uvm\_analysis\_port được khai báo bên trong Monitor 45](#_Toc170479749)

[Hình 3.11: Run Phase của lớp Monitor 46](#_Toc170479750)

[Hình 3.12: uvm\_analysis\_imp được khai báo bên trong Scoreboard 46](#_Toc170479751)

[Hình 3.13: Các Phase chính của lớp Scoreboard 47](#_Toc170479752)

[Hình 3.14: Cấu trúc bộ nhớ kernel\_ram của CNN IP 48](#_Toc170479753)

[Hình 3.15: Bộ nhớ ảo bên trong lớp Scoreboard 49](#_Toc170479754)

[Hình 3.16: Cấu trúc bộ nhớ ảo được sao chép từ kernel\_ram 49](#_Toc170479755)

[Hình 3.17: Các Phase chính của lớp Agent 50](#_Toc170479756)

[Hình 3.18: Build Phase và Connect Phase của lớp Agent 51](#_Toc170479757)

[Hình 3.19: Các Phase chính của lớp Env 51](#_Toc170479758)

[Hình 3.20: Build Phase và Connect Phase của lớp Env 52](#_Toc170479759)

[Hình 3.21: Các Phase chính của lớp Test 53](#_Toc170479760)

[Hình 3.22: Run Phase và End of Elaboration Phase của lớp Test 54](#_Toc170479761)

[Hình 3.23: Kiến trúc Datapath module của khối tích chập 55](#_Toc170479762)

[Hình 3.24: Các tầng của mô hình DPI 56](#_Toc170479763)

[Hình 3.25: Concurrent Assertion cho các tín hiệu điều khiển 59](#_Toc170479764)

[Hình 4.1: Kết quả của quá trình mô phỏng 60](#_Toc170479765)

[Hình 4.2: Thông tin có ý nghĩa trích xuất từ file báo cáo 61](#_Toc170479766)

[Hình 4.3: Trạng thái Reset của UVM Testbench 62](#_Toc170479767)

[Hình 4.4: Trạng thái tải trọng số đến DUT của UVM Testbench 62](#_Toc170479768)

[Hình 4.5: Trạng thái thực hiện gửi các gói tin data\_in đến DUT 63](#_Toc170479769)

[Hình 4.6: Kết quả kiểm thử ở Check Phase 63](#_Toc170479770)

[Hình 4.7: Thống kê kết quả ở Report Phase 64](#_Toc170479771)

[Hình 4.8: Kết quả mệnh đề Concurrent Assertion 65](#_Toc170479772)

[Hình 4.9: Waveform các tín hiệu điều khiển của DUT 65](#_Toc170479773)

DANH MỤC BẢNG

[Bảng 2.1: Các lớp con của uvm\_object và uvm\_component 10](#_Toc170479774)

[Bảng 2.2: Một số Field Macro thông dụng cho các kiểu dữ liệu cơ bản 17](#_Toc170479775)

[Bảng 3.1: Mô tả input và output của thiết kế CNN 39](#_Toc170479776)

[Bảng 3.2: Mô tả các phép tính và số chu kỳ để hoàn thành của module Datapath 57](#_Toc170479777)

[Bảng 3.3: Các phép tính và chu kỳ tín hiệu điều khiển của chúng tích cực 58](#_Toc170479778)

DANH MỤC TỪ VIẾT TẮT

|  |  |
| --- | --- |
| UVM | Universal Verification Methodology |
| RTL | Register Transfer Level |
| SoC | System on Chip |
| DPI | Direct Programming Interface |
| SVA | SystemVerilog Assertion |
| EDA | Electronic Design Automation |
| DUT | Design Under Test |

TÓM TẮT KHÓA LUẬN

Trong đề tài, nhóm tập trung nghiên cứu các cơ sở lý thuyết cần thiết để có thể hiện thực hoá môi trường kiểm tra cho thiết kế CNN IP. Với nội dung trung tâm chính là xây dựng môi trường dựa trên phương pháp và cấu trúc của UVM Framework, nhóm cần hiểu rõ các kiến thức cơ bản của UVM gồm kiến trúc các lớp bên trong UVM và chức năng của chúng, phương thức giao tiếp giữa các lớp sử dụng UVM TLM, quá trình mô phỏng của môi trường dựa trên cơ chế UVM Phasing, thư viện tích hợp UVM cung cấp cho người dùng các lớp nền và các hàm tương ứng cũng như các tiện ích hỗ trợ người dùng trong quá trình xây dựng môi trường UVM Testbench. Việc hiện thực môi trường được nhóm thực hiện trên EDA Tool Xilinx Vivado và môi trường Linux Shell.

Bên cạnh việc sử dụng UVM vào việc xây dựng môi trường kiểm tra, áp dụng Shell, TCL và Perl Scripts cũng hỗ trợ tăng hiệu quả và giảm thời gian cho quá trình kiểm tra thông qua khả năng tự động hoá của Scripts. Đồng thời, một mô hình tin cậy của thiết kế được xây dựng dựa trên ngôn ngữ C và có khả năng giao tiếp với UVM Testbench thông qua DPI-C của SystemVerilog giúp việc xác định tính đúng đắn và độ tin cậy của thiết kế được tối ưu hơn.

Trước khi bắt đầu quá trình xây dựng môi trường kiểm tra cho thiết kế CNN IP, nhóm cũng cần nghiên cứu về mô tả của thiết kế, bao gồm các cổng đầu vào và đầu ra cũng như chức năng của thiết kế và các submodule của nó.

# Chương 1. TÌM HIỂU TỔNG QUAN

## Giới thiệu

Trong quá trình thiết kế một mạch RTL, quá trình đánh giá và kiểm tra là một trong những nhân tố then chốt trong việc xác định thiết kế có hoạt động như mong đợi hay không, đồng thời xác định được mức độ hoàn thiện, tính đúng đắn và độ tin cậy của thiết kế.

Mục tiêu chính của việc kiểm tra thiết kế là tìm lỗi của thiết kế đó, quá trình kiểm tra được hiện thực bằng cách đưa các trường hợp đầu vào khác nhau và xác định kết quả đầu ra có chính xác hay không. Độ tin cậy của thiết kế phụ thuộc vào số lượng mẫu thử đầu vào và mức độ chính xác của đầu ra. Do độ phức tạp của quá trình kiểm tra tỉ lệ thuận với độ phức tạp của thiết kế, đặc biệt với các thiết kế như SoC, các phương pháp kiểm tra thiết kế được các tập đoàn lớn lần lượt được phát triển sau sự ra đời của ngôn ngữ SystemVerilog: eRM, RVM, VMM, AVM, OVM và UVM [6]. Các phương pháp này tận dụng điểm mạnh của ngôn ngữ SystemVerilog là áp dụng lập trình hướng đối tượng vào quá trình xây dựng Testbench, hỗ trợ người kiểm tra thiết kế có thể tối ưu tính tự động hoá và khả năng tái sử dụng các phần tử có sẵn bên trong Testbench, giúp tăng hiệu quả và giảm thiểu thời gian kiểm tra. Trong các phương pháp kiểm tra trên, nổi bật nhất chính là UVM (Universal Verification Methodology) được xem như phương pháp kế thừa điểm mạnh của các phương pháp tiền than [5], đồng thời được chuẩn hoá và liên tục phát triển bởi Accellera từ 2011 tới nay và được sử dụng rộng rãi trên thế giới ở thời điểm hiện tại. UVM cung cấp cho người dùng một thư viện các lớp có khả năng tự động hoá và tích hợp các tính năng tiện ích hỗ trợ người kiểm tra trong quá trình xây dựng Testbench.

Bên cạnh việc sử dụng UVM vào việc xây dựng môi trường kiểm tra, áp dụng Shell và TCL Scripts cũng hỗ trợ tăng hiệu quả và giảm thời gian cho quá trình kiểm tra thông qua khả năng tự động hoá của Scripts. Đồng thời, một mô hình tin cậy của thiết kế được xây dựng dựa trên ngôn ngữ C và có khả năng giao tiếp với UVM Testbench thông qua DPI-C của SystemVerilog giúp việc xác định tính đúng đắn và độ tin cậy của thiết kế được tối ưu hơn.

## Mục tiêu đề tài

Thực hiện kiểm tra thành công một thiết kế CNN IP có sẵn sử dụng phương pháp UVM. Xây dựng và viết một môi trường UVM Testbench hoàn chỉnh để thực hiện việc kiểm tra thiết kế, độ hoàn chỉnh của UVM Testbench được đánh giá qua các tiêu chí:

* Có đầy đủ các thành phần kiểm tra tiêu chuẩn (uvm\_sequence, uvm\_driver, uvm\_sequencer, uvm\_monitor, uvm\_agent, uvm\_env, uvm\_test)
* Các phần tử trong môi trường kiểm tra có khả năng tái sử dụng
* Có thể phân chia để kiểm tra từng phần tử trong thiết kế, mỗi submodule của thiết kế CNN đều có phần tử kiểm tra riêng trong môi trường UVM Testbench
* Có khả năng đánh giá độ chính xác của IP thông qua môi trường UVM Testbench đã viết với nhiều các trường hợp khác nhau (bao gồm trường hợp thông thường và trường hợp góc) và thực hiện thu thập functional coverage.

## Tổng quan đề tài

Ở đề tài này, nhóm quyết định thực hiện việc xây dựng một môi trường kiểm tra thiết kế cho một CNN IP áp dụng phương pháp kiểm tra thiết kế UVM. Mục tiêu hướng tới chính là môi trường thiết kế có khả năng tự động hóa và tính tái sử dụng cao, để đạt được mục tiêu này bên cạnh việc sử dụng UVM nhóm cũng phải áp dụng kỹ thuật Scripting bao gồm Shell, Tcl và Perl vào quá trình hiện thực thiết kế. Một vài kỹ thuật khác được nhóm sử dụng để tăng hiệu suất công việc và chất lượng đầu ra của môi trường kiểm tra đó là DPI sử dụng ngôn ngữ lập trình C/C++ và SVA.

Ưu điểm của môi trường thiết kế mà nhóm xây dựng đó là có thể tự động hóa quá trình kiểm tra theo mong muốn của người sử dụng. Ngôn ngữ đặc tả và kiểm tra phần cứng SystemVerilog và framework UVM được sử dụng để xây dựng môi trường kiểm tra; các Script Shell và Tcl được sử dụng để điều khiển môi trường mô phỏng cũng như các chức năng được thực thi bên trong EDA tool; kết quả sau khi thực hiện mô phỏng được tiến hành phân loại thành các file report phục vụ cho quá trình kiểm tra và đánh giá thông qua ngôn ngữ Perl. Đồng thời, khả năng tái sử dụng của môi trường mô phỏng cũng được nhóm hướng tới thông qua việc sử dụng DPI-C để tạo nên mô hình tin cậy cho DUT của thiết kế CNN, nhờ đó việc kiểm tra các thiết kế CNN IP khác nhau có thể được thực hiện thông qua thay đổi mô hình tin cậy được viết bằng ngôn ngữ C/C++.

# CƠ SỞ LÝ THUYẾT

Để hiện thực và đạt được các mục tiêu đã đề ra của đề tài, nhóm thực hiện việc nghiên cứu về lý thuyết và phương pháp xây dựng môi trường kiểm tra sử dụng Framework UVM bao gồm: cấu trúc và các thành phần bên trong môi trường UVM, giao thức TLM, UVM Phase, UVM Factory, Field Macros và các tiện ích cung cấp bởi thư viện tích hợp UVM. Ngoài ra nhóm cũng nghiên cứu và áp dụng tính năng Direct Programming Interface và Assertion được cung cấp bởi SystemVerilog để tăng hiệu suất kiểm tra cho môi trường UVM Testbench. Ở Chương 2, nhóm trình bày về cơ sở lý thuyết được nhóm áp dụng vào đề tài.

## Mô hình môi trường kiểm tra thiết kế UVM

Thông thường, khi tiến hành việc kiểm tra một thiết kế sử dụng SystemVerilog, một mô hình kiểm tra bao gồm các đối tượng của các lớp khác nhau được gọi lên bởi người thiết kế ở tầng cao nhất của testbench, các lớp này được định nghĩa hoàn toàn do người thiết kế tùy theo mục đích sử dụng, giao tiếp chính của các đối tượng được thực hiện chủ yếu qua giao thức mailbox hoặc semaphore. Phương pháp xây dựng môi trường kiểm tra theo hướng đối tượng này có điểm mạnh giúp người kiểm tra có thể kiểm soát môi trường kiểm tra tốt hơn thông qua việc quản lý các lớp và các đối tượng của chúng, với điểm mạnh là tính kế thừa và tính đa hình hỗ trợ khả năng tái sử dụng các lớp của testbench. Tận dụng những ưu điểm này của SystemVerilog, UVM là một trong các phương pháp kiểm tra cải tiến và cung cấp các công cụ hỗ trợ mạnh mẽ hơn hỗ trợ cho người thiết kế môi trường kiểm tra có thể tối ưu hóa hiệu suất công việc, nổi bật nhất trong đó chính là khả năng không phụ thuộc vào công cụ mô phỏng EDA do UVM là một phương pháp kiểm tra thiết kế đã được chuẩn hóa.

### Cấu trúc và các thành phần chính bên trong một UVM Testbench

Một môi trường UVM Testbench cơ bản có các thành phần như sau:

**A diagram of a software development process

Description automatically generated**

Hình 2.1: Cấu trúc của một UVM Testbench cơ bản

* **UVM Testbench**
  + UVM Testbench bao gồm 2 thành phần chính là UVM Test & DUT (và các config giữa chúng)
* **UVM Test**
  + UVM Test là tầng cao nhất của các UVM components, thực hiện 3 chức năng chính:
    - Khởi tạo top-level environment
    - Thực hiện các tùy chỉnh trong môi trường (thông qua cơ chế Factory Override hoặc Configuration Database)
    - Gửi kích thích đến cho DUT bằng cách gọi UVM sequence thông qua environment
* **UVM Environment**
  + UVM Environment là lớp chứa các thành phần gồm UVM Agent, Scoreboard, hoặc các UVM Environment khác (Top Environment chứa các Environment khác của DUT). Ví dụ: Một SoC design environment chứa PCIe environment, USE environment, Mem Controller environment.
* **UVM Scoreboard**
  + UVM Scoreboard có chức năng kiểm tra hành vi của DUT, UVM Scoreboard nhận transaction chứa các input và output của DUT thông qua Agent’s Analysis Port, đưa input đến Reference Model (kết quả tin cậy) và so sánh kết quả tin cậy với kết quả của DUT
* **UVM Agent**
  + UVM Agent chứa các lớp tương tác trực tiếp với Interface. Agent chứa:
    - UVM Sequence: kiểm soát kích thích
    - UVM Driver: đưa các kích thích vào interface
    - UVM Scoreboard: theo dõi các thay đổi của interface
    - Agent có thể chứa các thành phần khác như coverage collectors và protocol checker.
* **UVM Sequencer**
  + UVM Sequencer có chức năng kiểm soát các kích thích được đưa vào DUT, các kích thích này được sinh ra bởi một hoặc nhiều UVM Sequence khác nhau
* **UVM Sequence**
  + UVM Sequence có chức năng tạo ra các kích thích khác nhau.
* **UVM Driver**
  + UVM Driver nhận các gói tin UVM Sequence Item từ UVM Sequencer và truyền các gói tin này vào DUT Interface. Driver cũng có một TLM port để nhận các gói tin từ Sequencer và có quyền truy xuất vào Interface để giao tiếp với DUT
* **UVM Monitor**
  + UVM Monitor lấy mẫu từ DUT Interface, đóng gói các thông tin thành gói tin để chuyển các gói tin đó tới các thành phần khác. Tương tự như Driver, Monitor cũng cần có quyền truy xuất trực tiếp tới DUT Interface để lấy mẫu và có một TLM Analysis Port để broadcast các gói tin được khởi tạo từ Monitor.

Quan sát Hình 2.1 có thể thấy ở tầng cao nhất, DUT được phân tách ra khỏi UVM Test, UVM Test là lớp cao nhất trong UVM Testbench và là một lớp chứa các phần tử kiểm tra khác bên trong nó, việc thay đổi các biến tùy chỉnh của UVM Testbench cũng được thực hiện ở lớp này. Do được tách khỏi nhau hoàn toàn, DUT và UVM Test sử dụng Interface để giao tiếp qua lại cũng như truyền và nhận các gói tin trong quá trình mô phỏng (Interface được kết nối trực tiếp ở lớp Driver và Monitor).

Các lớp trên được cung cấp bởi thư viện tích hợp bên trong UVM, cùng với các phương thức đi kèm riêng của từng lớp, người thiết kế môi trường kiểm tra thực hiện việc gọi các lớp từ thư viện có sẵn và tùy chỉnh chúng để xây dựng một Testbench hoàn chỉnh.

Điểm mạnh của việc sử dụng các lớp từ thư viện tích hợp của UVM bao gồm:

* Đa dạng các tính năng tích hợp sẵn - Thư viện tích hợp UVM cung cấp cho người thiết kế môi trường kiểm tra nhiều tính năng hữu ích cần thiết cho quá trình kiểm tra bao gồm các thao tác hoàn chỉnh như hàm print(), copy(), cơ chế Phasing, các phương thức Factory và nhiều tiện ích khác.
* Người thiết kế có thể triển khai mô hình một cách chính xác và nhất quán theo nguyên tắc UVM đề ra - các thành phần bên trong Hình 2.1 và Hình 2.2 đều có thể xây dựng từ lớp cha tương ứng được cung cấp bên trong thư viện tích hợp UVM. Việc tạo lớp con từ các lớp cha được tích hợp bên trong thư viện UVM hỗ trợ khả năng dễ dàng đọc và hiểu code bởi vai trò của các lớp con đã được định nghĩa từ trước bởi lớp cha của chúng.

A diagram of a computer program

Description automatically generated

Hình 2.2: Mô hình các thành phần bên trong thư viện UVM [2]

Hình 2.2 thể hiện cấu trúc của thư viện tích hợp được UVM cung cấp hỗ trợ người thiết kế môi trường kiểm tra có thể sử dụng các thành phần kiểm tra có tính ổn định và tái sử dụng cao để xây dựng một môi trường kiểm tra UVM cho riêng mình.

Các thành phần bên trong môi trường kiểm tra UVM được cấu thành từ hai lớp cơ sở của thư viện tích hợp đó là uvm\_object và uvm\_component. Trong quá trình mô phỏng, các gói tin là đối tượng của lớp con được khởi tạo từ uvm\_object, các gói tin này di chuyển qua lại bên trong môi trường kiểm tra và có dữ liệu thay đổi liên tục tùy theo từng khoảng thời gian khác nhau, do đó lớp tạo nên các gói tin được gọi là thành phần động (dynamic component). Các lớp còn lại có thuộc tính giữ nguyên xuyên suốt quá trình mô phỏng kiểm tra được gọi là các thành phần tĩnh (static component), các lớp này bao gồm driver, sequencer, monitor, agent, scoreboard và env, chúng đều được khởi tạo từ lớp cơ sở là uvm\_component. Danh sách các lớp con của uvm\_object và uvm\_component được liệt kê qua Bảng 2.1.

|  |  |
| --- | --- |
| **uvm\_object** | uvm\_transaction  uvm\_sequence\_item  uvm\_sequence |
| **uvm\_component** | uvm\_driver  uvm\_sequencer  uvm\_monitor  uvm\_agent  uvm\_scoreboard  uvm\_env  uvm\_test |

Bảng 2.1: Các lớp con của uvm\_object và uvm\_component

### Transaction-Level Modeling

Các thành phần bên trong UVM Testbench được liên kết với nhau thông qua một phương thức đặc trưng được cung cấp bởi UVM chính là phương thức Transaction-Level Modeling. Nguyên tắc hoạt động của UVM được trừu tượng hóa bằng việc quản lý và theo dõi các gói tin được truyền tới và lui giữa các phần tử bên trong Testbench, các gói tin chứa các thông tin tín hiệu cụ thể của đầu vào và đầu ra của DUT ở một thời điểm trong quá trình mô phỏng, và các gói tin được truyền và nhận giữa các phần tử bên trong UVM Testbench thông qua TLM.

TLM được cung cấp bởi thư viện tích hợp UVM và chứa 3 phần tử chính:

* Port: thành phần nằm trong producer được dùng để xuất gói tin
* Export: thành phần nằm trong consumer được dùng để nhận gói tin
* UVM Analysis Port: là một port đặc biệt có chức năng tương tự như broadcast gói tin từ một port sang nhiều export

**Long thin metal rod with a long thin line

Description automatically generated with medium confidence**

Hình 2.3: Port và Export của Producer và Consumer

Hình 2.3 thể hiện một liên kết đơn giản nhất giữa 2 thành phần UVM là Producer và Consumer, Producer chứa một Port được biểu diễn bằng hình vuông, Export nằm trong Consumer biểu diễn bằng hình tròn và mũi tên là hướng di chuyển của gói tin.

**A diagram of a diagram

Description automatically generated**

Hình 2.4: Mô hình Port, Export và Analysis Port

Hình 2.4 thể hiện một liên kết có chứa cả 3 thành phần của UVM TLM bao gồm Port, Export và Analysis Port. Analysis Port được biểu diễn bởi hình kim cương nằm bên trong thành phần có tên get\_sp\_consumer. Các gói tin đi từ Producer đến một hàng đợi tlm fifo và sau đó đi tới get\_sp\_consumer, lúc này gói tin sẽ được analysis port truyền đến nhiều thành phần khác nhau như sub và sub2. Việc truyền gói tin đến nhiều Export khác nhau được thực hiện bởi hàm write() tích hợp của Analysis Port được cung cấp bởi thư viện UVM.

### Các Phase bên trong quá trình mô phỏng sử dụng UVM Testbench

Quá trình mô phỏng của một UVM Testbench được chia thành nhiều giai đoạn khác nhau và các giai đoạn này được gọi là phase. Ở mỗi phase, một tác vụ đặc trưng tương ứng với phase đó được thực thi, các phase được tiến hành lần lượt theo một trình tự nhất định được định nghĩa bởi thư viện UVM. Quá trình mô phỏng được xem như hoàn thành khi phase cuối cùng hoàn tất tác vụ của nó.

Có 2 loại phase bao gồm:

* **Time-consuming Phase:** Phase có sử dụng thời gian mô phỏng bao gồm Run Phase. Vì các Time-consuming Phase sử dụng thời gian mô phỏng nên chúng sẽ phải được thực hiện dưới việc thực thi các task.
* **Non-Time-consuming Phase:** Phase không sử dụng thời gian mô phỏng bao gồm Build Phase, Connect Phase, End of Elaboration Phase, Start of Simulation Phase, Extract Phase, Check Phase, Report Phase, Final Phase. Non-Time-consuming Phase được thực hiện bởi việc thực thi các function.

A diagram of a process


Description automatically generated

Hình 2.5: Các Phase trong quá trình mô phỏng UVM Testbench

Vai trò của các Phase chính được mô tả như sau:

* **Build Phase** là giai đoạn các thành phần của môi trường kiểm tra, cụ thể là các đối tượng được khởi tạo từ các lớp mà người kiểm tra đã định nghĩa từ lớp cha của thư viện UVM Testbench. Các thành phần cần thiết cho môi trường kiểm tra được hoàn tất việc xây dựng ở Build Phase.
* **Connect Phase** là giai đoạn kế tiếp sau khi Build Phase hoàn tất. Ở Connect Phase, các TLM Port được khởi tạo để kết nối các thành phần của UVM Testbench với nhau.
* **End of Elaboration** là Phase hỗ trợ người thiết kế môi trường kiểm tra xác định và kiểm tra cấu trúc của UVM Testbench. Công dụng phổ biến của Phase này chính là in cấu trúc của UVM Testbench để kiểm tra mô hình cây gia phả của môi trường kiểm tra.
* **Reset Phase** là giai đoạn được dành riêng cho DUT và Interface thực hiện việc reset hành vi. Ví dụ: giai đoạn này được dùng để reset mạch về trạng thái mặc định
* **Configure Phase** là giai đoạn được dùng để điều chỉnh DUT và bất kỳ phần tử nhớ nào bên trong testbench để có thể sẵn sàng bắt đầu thực hiện các testcase
* **Main Phase** là giai đoạn các thành phần bên trong Testbench hoạt động, các gói tin được truyền từ Driver tới DUT và từ DUT tới Monitor.
* **Shutdown** Phase được dùng để chắc chắn rằng các kích thích được tạo ra trong quá trình mô phỏng đã hoàn toàn được đi qua DUT và không còn tín hiệu nào chưa hoàn tất bên trong DUT.
* **Extract Phase** là giai đoạn trích xuất các tín hiệu từ Scoreboard và giám sát functional coverage.
* **Check Phase** là giai đoạn kiểm tra DUT có hoạt động đúng đắn hay không, giai đoạn này đồng thời cũng được dùng để tìm ra các lỗi có thể xảy ra trong quá trình mô phỏng.
* **Report Phase** là giai đoạn chủ yếu được dùng để thông báo kết quả của quá trình mô phỏng ra màn hình và ra các tệp tin
* **Final Phase** dùng để thực hiện các công việc còn lại chưa hoàn thành của quá trình kiểm tra.

Trong quá trình mô phỏng, các Phase được bắt đầu và kết thúc theo một trình tự nhất định, phase kế tiếp chỉ có thể bắt đầu khi phase hiện tại đã hoàn thành và kết thúc. Các Phase được áp dụng đối với tất cả các thành phần bên trong môi trường kiểm tra UVM, nghĩa là các phần tử như Driver, Monitor, Agent, Environment hoặc Test đều phải thực hiện tất cả các Phase trong quá trình mô phỏng. Tuy nhiên có sự khác biệt trong thứ tự thực hiện Phase giữa các các phần tử phụ thuộc vào cây gia phả trong môi trường kiểm tra UVM, được thể hiện qua Hình 2.6.



Hình 2.6: Trình tự thực hiện giữa các phần tử của các Phase

Quan sát Hình 2.6, có thể thấy build phase được thực hiện theo thứ tự top-down, phần tử có thứ bậc lớn nhất trong cây gia phả của môi trường UVM Testbench sẽ thực hiện build phase đầu tiên và đi dần xuống phần tử nhỏ nhất. Ví dụ uvm\_test\_top là lớp cao nhất, do đó sẽ thực hiện build phase đầu tiên, kế tiếp env thực hiện build phase, sau đó tới các phần tử nhỏ hơn như agent, và cuối cùng là các phần tử thấp nhất như driver và monitor được thực hiện build phase

Các phase còn lại ngoại trừ run phase, có thứ tự thực hiện bottom-up. Ngược lại với build phase, các phần tử nhỏ nhất trong cây gia phả được thực hiện trước và uvm\_test\_top được thực hiện cuối cùng.

Ở run phase, đây là giai đoạn các tín hiệu và kích thích di chuyển bên trong môi trường kiểm tra, các phần tử thực hiện phase này song song, nghĩa là ở giai đoạn này mọi phần tử trong UVM Testbench đều phải thực hiện cùng lúc, không theo trình tự trước sau.


### UVM Factory, Field Macro và các tiện ích tích hợp

Factory là một cơ chế chính của UVM, cơ chế này hỗ trợ việc tăng tính linh hoạt và khả năng mở rộng testbench cho người thiết kế môi trường kiểm tra. Có thể xem Factory là một biểu diễn trừu tượng của thư viện tích hợp UVM, tất cả các lớp trong môi trường kiểm tra đều được khởi tạo từ uvm\_object và uvm\_object đến từ Factory, nghĩa là khi ta thực hiện việc tạo các lớp và đối tượng khác nhau, đều được thực hiện từ Factory và các lớp này đều phải được đăng ký tới Factory với kiểu dữ liệu cụ thể.

Việc đăng ký các lớp tới Factory giúp người thiết kế có thể thực hiện thao tác ghi đè các lớp khi cần thiết, Factory cung cấp cho người dùng các tiện ích liên quan đến việc ghi đè và thay đổi trên toàn bộ môi trường kiểm tra cho các lớp đã được đăng ký trước đó.

Các thuộc tính của lớp cũng có thể đăng ký đến Factory để có thể sử dụng các tiện ích được cung cấp bởi Factory cho các đối tượng của lớp đó. Các tiện ích bao gồm: print, copy, record, compare, create, clone, pack và unpack. Ví dụ để so sánh hai đối tượng ta sử dụng compare(), để copy thuộc tính của một đối tượng sang một đối tượng khác ta sử dụng copy(). Các tiện ích trên nằm trong thư viện tích hợp UVM, người dùng chỉ cần viết lại mà chỉ cần gọi và sử dụng chúng, tuy nhiên cần phải thực hiện việc đăng ký thuộc tính của lớp tới Factory để có thể sử dụng chúng.

Các tiện tích ghi đè lớp và tiện ích cho thuộc tính lớp được thể hiện ở Hình 2.7 bên dưới.



Hình 2.7: UVM Factory và các phương thức cung cấp cho người dùng

Việc đăng ký thuộc tính của lớp tới Factory được thực hiện thông qua Field Macro. Với các biến có kiểu dữ liệu khác nhau sẽ có một Field Macro tương ứng được dùng để đăng ký tới Factory.

Bảng 2.2 là các Field Macro sử dụng cho các biến có kiểu dữ liệu int, string, enum, real, event. UVM cũng cung cấp các Field Macro cho kiểu dữ liệu phức tạp như mảng tĩnh, mảng động, hàng đợi và Associative Array.

|  |  |
| --- | --- |
| [**Utility and Field Macros for Components and Objects**](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#Utility_and_Field_Macros_for_Components_and_Objects) | |
| [**Utility Macros**](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#Utility_Macros) | The *utils* macros define the infrastructure needed to enable the object/component for correct factory operation. |
| [`uvm\_field\_utils\_begin](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_utils_begin) |  |
| [`uvm\_field\_utils\_end](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_utils_end) | These macros form a block in which `uvm\_field\_\* macros can be placed. |
| [**`uvm\_field\_\* macros**](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_*macros) | Macros that implement data operations for scalar properties. |
| [`uvm\_field\_int](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_int) | Implements the data operations for any packed integral property. |
| [`uvm\_field\_object](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_object) | Implements the data operations for a [uvm\_object](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/base/uvm_object-svh.html#uvm_object)-based property. |
| [`uvm\_field\_string](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_string) | Implements the data operations for a string property. |
| [`uvm\_field\_enum](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_enum) | Implements the data operations for an enumerated property. |
| [`uvm\_field\_real](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_real) | Implements the data operations for any real property. |
| [`uvm\_field\_event](https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html#%60uvm_field_event) | Implements the data operations for an event property. |

Bảng 2.2: Một số Field Macro thông dụng cho các kiểu dữ liệu cơ bản

Bảng 2.2 được lấy từ tài liệu UVM Class Reference Manual 1.2 (trang 454) chính thức từ Accellera, liệt kê một số Field Macro hỗ trợ cho các kiểu dữ liệu cơ bản. UVM Field Macro hỗ trợ hầu hết các kiểu dữ liệu của SystemVerilog (Field Macro kiểu dữ liệu khác cũng được liệt kê trong tài liệu này).

## Xây dựng mô hình tin cậy sử dụng SystemVerilog Direct Programming Interface

Trong quá trình xây dựng môi trường kiểm tra cho một thiết kế phức tạp, để đạt được kết quả kiểm tra chính xác nhất, thông thường người thiết kế môi trường cần có một mô hình tin cậy cho môi trường kiểm tra thiết kế của mình, mô hình tin cậy này được xem như một mô hình đúng đắn phục vụ cho việc kiểm tra chức năng của thiết kế. Kết quả từ mô hình này được gọi là kết quả mong đợi, cũng chính là kết quả mà người thiết kế mong muốn có được từ DUT khi thực hiện kiểm tra chức năng. Mô hình tin cậy này có thể được xây dựng bởi các ngôn ngữ lập trình như C/C++ hoặc Python, và để môi trường mô phỏng (thường được viết bằng SystemVerilog) giao tiếp với các mô hình được viết bằng các ngôn ngữ khác, SystemVerilog hỗ trợ một tính năng cho người dùng được gọi là Direct Programing Interface.

### Tổng quan về DPI

Trong quá trình mô phỏng sử dụng ngôn ngữ đặc tả phần cứng SystemVerilog, người thiết kế môi trường kiểm tra có thể tận dụng chức năng Direct Programming Interface để SystemVerilog có thể giao tiếp với một ngôn ngữ lập trình cấp cao khác như C/C++. DPI là một cơ chế giao tiếp của SystemVerilog được dùng để ngôn ngữ với các ngôn ngữ lập trình cấp cao khác. Người dùng có thể dùng DPI để gọi một hàm C/C++ trong quá trình thực hiện mô phỏng và ngược lại, C/C++ cũng có thể gọi các phương thức function hoặc task từ SystemVerilog, nghĩa là ta có thể lấy tín hiệu từ SystemVerilog code vào C code hoặc truyền bất kỳ tín hiệu nào đến SystemVerilog code từ C code (Hình 2.8).

A diagram of a computer hardware process

Description automatically generated

Hình 2.8: Giao tiếp giữa SystemVerilog và C

### Cách thức hoạt động của DPI


Để sử dụng DPI, thư viện svdpi.h cần được thêm vào ở code C. Thư viện này chứa các kiểu dữ liệu đặc biệt và các hàm hỗ trợ việc mapping dữ liệu giữa SystemVerilog và C code. Ở SystemVerilog code, người thiết kế cần thực hiện cú pháp import hàm từ C code để trình mô phỏng có thể gọi hàm đó. Đồng thời code C cũng cần được trình biên dịch tổng hợp thành một file .so trước khi thực hiện mô phỏng để trình mô phỏng của SystemVerilog gọi các hàm từ code C (Hình 2.9).

A diagram of a computer system

Description automatically generated

Hình 2.9: Cấu trúc và cách thức hoạt động của SystemVerilog sử dụng DPI

Việc truyền các biến giữa SystemVerilog và C được thực hiện bởi thư viện svdpi.h với các biến tham chiếu như Hình 2.10 được lấy từ trang 418 sách SystemVerilog for Verification 3rd Edition Chris Spear [4], cho thấy các kiểu dữ liệu biến phổ biến như int, longint giữ nguyên khi truyền dữ liệu giữa SystemVerilog. Tuy nhiên một số kiểu dữ liệu thông dụng của SystemVerilog như kiểu dữ liệu bit được chuyển thành svBit hoặc unsigned char\* ở C, kiểu dữ liệu logic cũng được chuyển thành svLogic hoặc unsigned char\* ở C.

****

Hình 2.10: Tham chiếu kiểu dữ liệu giữa SystemVerilog và C sử dụng DPI-C

Thư viện svdpi.h cũng cung cấp các hàm xử lý các biến kiểu dữ liệu svBit hoặc svLogic. Tuy nhiên một số tính năng của thư viện svdpi.h bị giới hạn bởi EDA tools, tùy thuộc vào các EDA tool khác nhau mà một số tính năng được hỗ trợ hoặc không.

### Xây dựng mô hình tin cậy cho thiết kế kết hợp sử dụng DPI

Tận dụng điểm mạnh này của DPI, nhóm quyết định xây dựng một mô hình tin cậy được sử dụng để so sánh với kết quả thực tế có được, việc so sánh và đánh giá kết quả được thực hiện ở Check Phase và Scoreboard là thành phần đảm nhiệm vai trò này. Cụ thể, một mô hình tin cậy được viết bằng ngôn ngữ lập trình C sẽ đảm nhiệm vai trò là golden model, đầu vào của mô hình này tương tự như đầu vào của DUT và gói tin được đưa vào DUT cũng được đưa vào golden model, sau khi cả hai mô hình thực hiện tính toán trong quá trình mô phỏng, kết quả của golden model và kết quả có được từ DUT sẽ được so sánh để đánh giá tính chính xác của DUT (Hình 2.11).

A diagram of a system


Description automatically generated

Hình 2.11: Mô hình tin cậy kiểm tra kết quả DUT

Sau khi kiểm tra và đánh giá kết quả, Scoreboard cũng đảm nhiệm vai trò đưa ra thông số độ tin cậy của mô hình sau khi mô phỏng dựa trên số lượng testcase cũng như tỉ lệ đạt và không đạt của các testcase cụ thể.

Ưu điểm của việc xây dựng mô hình tin cậy bằng ngôn ngữ C và áp dụng DPI để đưa vào quá trình mô phỏng đó là ta có thể sử dụng các thư viện và hàm tích hợp của C để xây dựng mô hình tin cậy, ưu điểm của ngôn ngữ C đó là có thể chạy được ở nhiều môi trường khác nhau. Đồng thời việc xây dựng mô hình tin cậy bằng SystemVerilog có nhược điểm đó là bị trùng lặp với quá trình thiết kế.

Một ưu điểm khác của DPI đó là giảm đi các công đoạn phức tạp trong quá trình tiền xử lý. Cụ thể, nhóm cũng tận dụng DPI vào quá trình tiền xử lý, một đoạn code C++ có nhiệm vụ chuyển file ảnh thành file text được thực hiện bởi thư viện Opencv được nhóm chuẩn bị, các file text này là đầu vào của DUT và golden model. Theo phương pháp truyền thống, các file text này phải được chuẩn bị trước khi thực hiện mô phỏng bằng việc chạy code Python hoặc Matlab, kết quả của quá trình này chính là đầu vào của quá trình mô phỏng kiểm tra. Với việc áp dụng DPI, bước tiền xử lý này có thể gộp vào quá trình mô phỏng bằng việc dùng SystemVerilog gọi hàm tiền xử lý được viết bằng C++ có sử dụng thư viện Opencv để thực hiện việc chuyển hình sang text trước khi bước vào giai đoạn mô phỏng kiểm tra, khi bắt đầu mô phỏng đoạn code C đóng vai trò tiền xử lý sẽ được biên dịch và thực hiện trước, sau đó quá trình mô phỏng mới bắt đầu.Toàn bộ quá trình trên được thực hiện hoàn toàn bằng trình biên dịch và trình mô phỏng của công cụ EDA tool (Hình 2.12) có áp dụng thư viện svdpi.h, điều này giúp toàn bộ quá trình chuẩn bị dữ liệu và mô phỏng trở nên liền mạch và nhất quán.



Hình 2.12: Trình tự hoạt động của DPI-C và SystemVerilog trong mô phỏng

## Kiểm tra hành vi thiết kế sử dụng SystemVerilog Assertion

Với các thiết kế ngày càng phức tạp hơn, nỗ lực để kiểm tra thiết kế cũng trở nên thử thách hơn. Để tăng hiệu suất và chất lượng kiểm tra, người thiết kế môi trường kiểm tra cần phải áp dụng nhiều phương pháp và kỹ thuật kiểm tra khác nhau, và Assertion là một trong những tính năng thiết yếu được hỗ trợ bởi SystemVerilog nhằm hỗ trợ người kiểm tra thiết kế có được một môi trường kiểm tra hoàn thiện nhất có thể.

### Tổng quan về SystemVerilog Assertion

Assertion là một đoạn code thường được dùng để kiểm tra hành vi của một thiết kế, đoạn code Assertion có luận lý phụ thuộc vào hành vi mà người kiểm tra muốn xác nhận ở thiết kế. Nếu hành vi của thiết kế thỏa với đoạn code mô tả hành vi Assertion thì thông báo (có hoặc không) cho người kiểm tra kiểm tra thành công, ngược lại nếu hành vi của thiết kế không thỏa với đoạn code Assertion, công cụ EDA tools sẽ báo lỗi cùng với thời gian cụ thể nơi hành vi bị vi phạm cũng như vi phạm nào bị xảy ra.

### Các loại Assertion


Có 2 loại Assertion chính là Immediate Assertion và Concurrent Assertion.

#### Immediate Assertion

Immediate Assertion là một mệnh đề tuần tự được dùng chủ yếu trong mô phỏng. Một Assertion là một mệnh đề xác minh luận lý của một phần tử là đúng hay sai, có cách hoạt động tương tự như mệnh đề if else. Điểm khác biệt duy nhất giữa mệnh đề của Immediate Assertion và mệnh đề if else đó là mệnh đề if else chỉ kiểm tra và trả về kết quả true hoặc false, đối với mệnh đề Immediate Assertion khi kiểm tra trả về kết quả false, một thông báo error sẽ được hiển thị thông báo mệnh đề thất bại.

|  |
| --- |
| **module SVA\_example;**  **logic clk = 0;**  **logic a;**  **logic b;**    **always #5 clk = ~clk;**    **always @(posedge clk)**  **assert(a == b);**    **always @(negedge clk)**  **assert(a != b);**    **initial begin**  **repeat(10) begin**  **#10 a = $random;**  **b = $random;**  **end**  **#10 $finish;**  **end**  **endmodule** |

Xét kết quả của đoạn code trên (Hình 2.13):



Hình 2.13: Kết quả Assertion violation

Đoạn code trên là một ví dụ về Immediate Assertion. Trong đoạn code có 2 mệnh đề được đưa ra, mệnh đề thứ nhất kiểm tra ở mỗi cạnh lên tín hiệu xung clk tín hiệu a có giống với tín hiệu b hay không, mệnh đề thứ hai kiểm tra ở mỗi cạnh xuống tín hiệu xung clk tín hiệu a có khác với tín hiệu b hay không. Nếu bất kỳ mệnh đề nào thất bại, trình mô phỏng sẽ xuất thông báo “Assertion violation” tại thời gian xảy ra vi phạm Assertion ra màn hình kết quả (Hình 2.13).

#### Concurrent Assertion

Concurrent Assertion là Assertion được dùng chủ yếu trong việc xác định hành vi của thiết kế, đồng thời cũng là Assertion được dùng phổ biến nhất trong quá trình kiểm tra thiết kế. Concurrent Assertion có cơ chế chính là xác định một chuỗi hành vi (được gọi là một sequence) có xảy ra trong quá trình kiểm tra thiết kế hay không. Người thiết kế môi trường kiểm tra có nhiệm vụ thiết lập chuỗi sequence này và tùy theo mong muốn của người kiểm tra mà xác nhận chuỗi hành vi này cần phải xảy ra hoặc không được phép xảy ra trong quá trình mô phỏng. Ví dụ:


|  |
| --- |
| **assert property (@(posedge clk) req |-> ##[1:2] ack)** |

Đoạn assertion bên trên là một Concurrent Assertion, mệnh đề Assertion có nghĩa tại mỗi cạnh lên xung clk, nếu tín hiệu req đang ở mức cao thì kiểm tra trong vòng một hoặc hai cạnh lên xung clock tiếp theo, tín hiệu ack phải ở mức cao. Nếu tín hiệu ack đều ở mức thấp trong 2 xung clk kế tiếp, mệnh đề được xem như thất bại và một lỗi Assertion sẽ được thông báo bởi trình mô phỏng.

Concurrent là một tính năng mạnh mẽ của SystemVerilog trong việc hỗ trợ người kiểm tra thiết kế xác minh hành vi của DUT. Trong phạm vi của khóa luận, nhóm quyết định lựa chọn vận dụng Concurrent Assertion vào quá trình xây dựng mô hình kiểm tra để kiểm tra hành vi của các tín hiệu bên trong môi trường kiểm tra, giúp hỗ trợ tăng tính chính xác và chất lượng đầu ra sau khi tiến hành mô phỏng.

### Các lớp của Concurrent Assertion

Concurrent Assertion có thể được chia thành bốn lớp trừu tượng như sau:



Hình 2.14: Các lớp bên trong Concurrent Assertion

* **Boolean Expression Layer:** là lớp căn bản và thấp nhất của Concurrent Assertion có vai trò đánh giá một mệnh boolean là đúng hoặc sai. Các toán tử cơ bản được sử dụng trong lớp này bao gồm **&&, ||, ==** , **!=**
* **Sequence Layer:** là lớp kế tiếp cao hơn Boolean Expression Layer. Nguyên tắc của các lớp bên trong Concurrent Assertion là lớp cao hơn sẽ bao gồm các lớp thấp hơn, do đó Boolean Expression Layer có thể được sử dụng bên trong lớp Sequence Layer. Sequence Layer có vai trò chính là cho phép người dùng định nghĩa các chuỗi hành vi hoặc sự kiện cụ thể có phụ thuộc và thời gian. Ví dụ đoạn code sau định nghĩa một chuỗi hành vi “nếu tín hiệu req ở mức cao thì sau đó 2 xung clock tín hiệu ack phải ở mức cao”, nếu mệnh đề trên là đúng thì kết quả trả về của sequence là true, ngược lại nếu mệnh đề không thỏa kết quả trả về của sequence là false. Ví dụ về một chuỗi sequence có cú pháp như sau:

|  |
| --- |
| **sequence s1;**  **req ##2 ack;**  **endsequence** |

Đồng thời ở lớp Sequence Layer, các toán tử delay như **##** và toán tử lặp ( **[\*]** hoặc **[=]** ) và một số toán tử thông dụng khác như **throughout, within, intersect, and, or** cũng được sử dụng để định nghĩa các chuỗi

* **Property Specification Layer:** được xem như lớp chứa tập hợp các chuỗi khác nhau bên trong nó được định nghĩa với từ khóa property và endproperty, các chuỗi sequence được định nghĩa bên trong 2 từ khóa này. Ở lớp này các toán tử ngầm định được sử dụng để xác định tiền đề và kết quả giữa các chuỗi bên trong, các toán tử này bao gồm toán tử overlapping **|->** và non-overlapping **|=>**
* **Assertion Directive Layer:** là lớp cao nhất và chứa tất cả các lớp bên dưới. Ở đây người thiết kế môi trường kiểm tra sẽ lựa chọn sử dụng property nào để kiểm tra hành vi của DUT.

### Các toán tử của Concurrent Assertion


Toán tử phổ biến được dùng trong Concurrent Assertion là toán tử ngầm định được dùng để xác định tiền đề và kết quả của một chuỗi sequence:

* **Overlapping:** là toán tử ngầm định được dùng để xác định tiền đề và kết quả có cùng thỏa trùng nhau ngay tại cạnh lên / cạnh xuống xung clock hay không
* **Non-overlapping:** là toán tử ngầm định được dùng để xác định tiền đề và kết quả có cùng thỏa tại hai cạnh lên / cạnh xuống xung clock hay không, thời điểm kiểm tra hai chuỗi không được phép trùng nhau

Sự khác nhau của hai toán tử ngầm định overlapping và non-overlapping được thể hiện qua ví dụ sau:

|  |
| --- |
| **module sva\_test;**    **logic req;**  **logic ack;**  **logic clk = 0;**  **always #5 clk = ~clk;**  **a1: assert property (@(posedge clk) req |-> ack);**  **a2: assert property (@(posedge clk) req |=> ack);**  **endmodule** |

Đối với dạng sóng ứng với đoạn code trên có dạng như Hình 2.15.

****

Hình 2.15: Waveform mẫu cho đoạn code bên trên

Cả hai mệnh đề Assertion đều có thời gian tại cạnh lên tín hiệu clk, do đó các thời điểm Assertion được kiểm tra là 5ns, 15ns, 25ns và 35ns. Do cả hai mệnh đề Assertion có chung tiền đề là tại mỗi cạnh lên tín hiệu clk, kiểm tra tín hiệu req có ở mức cao hay không, vì vậy ở 15ns và 25ns kết quả sẽ được kiểm tra do tại hai thời điểm trên req ở mức cao, còn lại ở 5ns và 35ns req đều ở mức thấp. Hai tiến trình Assertion được khởi tạo ở 15ns và 25ns ta gọi hai tiến trình này là P1 và P2 (Hình 2.15).

Mệnh đề Assertion a1 sử dụng toán tử ngầm định overlapping. Cụ thể, tại cạnh lên xung clock 15ns và 25ns, tiền đề được kiểm tra trước và nếu tiền đề thỏa ngay lập tức kết quả sẽ được kiểm tra, cả hai đều được kiểm tra ngay tại thời điểm cạnh lên xung clock. Đối với mệnh đề Assertion a2 sử dụng toán tử ngầm định non-overlapping, việc kiểm tra không được trùng lặp tại một thời điểm, cụ thể tiền đề được kiểm tra tại xung clock chỉ định và nếu tiền đề thỏa thì kết quả sẽ được kiểm tra ở xung clock kế tiếp tại 25ns.

Với tiến trình đầu tiên tại 15ns, tín hiệu req ở mức cao và đồng thời tín hiệu ack cũng ở mức cao, do đó a1 thỏa và Assertion được xem như thành công. Tuy nhiên ở cạnh lên xung clock kế tiếp tín hiệu ack ở mức thấp, do đó a2 không thỏa và Assertion được xem như thất bại. Tương tự đối với tiến trình thứ hai tại 25ns, Assertion a1 thất bại do tín hiệu req ở mức cao trong khi tín hiệu ack lại ở mức thấp, Assertion a2 thành công do ở xung clock kế tiếp tại 35ns tín hiệu ack ở mức cao (Hình 2.16).

A diagram of a line with arrows

Description automatically generated

Hình 2.16: Kết quả của 2 tiến trình Assertion P1 và P2

Thời gian thông báo Assertion thành công hay thất bại của toán tử ngầm định overlapping là ngay tại thời xung clock được chỉ định, toán tử non-overlapping là tại xung clock kế tiếp nơi chuỗi kết quả được kiểm tra.

Bên cạnh toán tử ngầm định có chức năng xác định một chuỗi hành vi của DUT, một toán tử khác được dùng phổ biến trong Concurrent Assertion đó là toán tử định thời (Delay Operator), công dụng của toán tử định thời là dùng để định thời một khoảng thời gian trước khi một sự kiện xảy ra, toán tử định thời sử dụng ký hiệu **##**. Ví dụ ta có một mệnh đề tại mỗi cạnh lên xung clock, nếu tín hiệu req đang ở mức cao, sau đó 4 chu kỳ xung clock kiểm tra tín hiệu ack có ở mức cao hay không, mệnh đề Assertion này có dạng như sau:

|  |
| --- |
| **assert property (@(posedge clk) req |-> ##4 ack);** |

Ta cũng có thể xác định một khoảng thời gian tối thiểu và tối đa cho toán tử định thời. Ví dụ: Tại mỗi cạnh lên xung clock, nếu tín hiệu req đang ở mức cao, kiểm tra trong vòng 3 tới 5 chu kỳ xung clock kế tiếp tín hiệu ack có ở mức cao hay không, mệnh đề Assertion này có dạng như sau:

|  |
| --- |
| **assert property (@(posedge clk) req |-> ##[3:5] ack);** |


Cuối cùng, để tạo một chuỗi sequence hoàn chỉnh, cụ thể để xác định một tín hiệu ở trạng thái mức cao hoặc mức thấp trong một khoảng số lượng xung clock cụ thể, toán tử lặp (Repetition Operator) được sử dụng trong Concurrent Assertion. Có 3 dạng toán tử lặp được sử dụng bằng 3 ký hiệu **[\*n], [=n], [->n].**

* Toán tử **[\*n]** là toán tử lặp liên tiếp dùng để xác định một tín hiệu ở mức cao / mức thấp liên tiếp trong n chu kỳ xung clock.
* Toán tử **[=n]** và **[->n]** là toán tử lặp không liên tiếp được dùng để xác định một tín hiệu ở mức cao mức / mức thấp trong n chu kỳ xung clock. Đối với toán tử này, việc tín hiệu phải ở trạng thái cao / thấp liên tiếp không bị bắt buộc.

Ví dụ ta có 3 mệnh đề Assertion như sau:

|  |
| --- |
| **module sva;**  **reg clk = 0;**  **reg a;**  **reg b;**  **reg c;**  **always #5 clk = ~clk;**  **A1: assert property (@(posedge clk) a[\*2] ##1 b);**  **A2: assert property (@(posedge clk) a[=3] ##1 b);**  **A3: assert property (@(posedge clk) a[->3] ##1 b);**  **A4: assert property (@(posedge clk) a[->3] ##1 c);**  **endmodule** |

Xét dạng sóng ứng với đoạn code trên như sau:



Hình 2.17: Dạng sóng cho ví dụ toán tử lặp của Concurrent Assertion

Mệnh đề A1 có nghĩa sau khi tín hiệu a ở mức cao trong 2 cạnh lên xung clock liên tiếp, kiểm tra tín hiệu b có ở mức cao trong xung clock kế tiếp hay không. Vì a ở mức cao tại 15ns và 25ns, tín hiệu b có trạng thái mức cao ở xung cạnh lên xung clock kế tiếp tại 35ns nên mệnh đề thỏa, Assertion thành công.

Mệnh đề A2 có nghĩa sau khi tín hiệu a ở mức cao trong 3 cạnh lên xung clock (không cần phải liên tiếp như A1), kiểm tra sau 1 cạnh lên xung clock tín hiệu b có ở mức cao trong bất kỳ thời gian nào hay không. Do tín hiệu a có trạng thái mức cao tại 15ns, 25ns và 45ns, sau đó tín hiệu b có trạng thái mức cao tại 65ns, mệnh đề Assertion A2 thành công.

Mệnh đề A3 có cấu trúc ngữ nghĩa của tiền đề tương tự mệnh đề A2, tuy nhiên ở chuỗi kết quả, toán tử **[->]** bắt buộc chuỗi phải thỏa ngay sau khi tiền đề thành công. Nghĩa là sau khi tiền đề thỏa tại 45ns, ngay sau đó 1 chu kỳ, tín hiệu b phải ở mức cao. Do tại 55ns tín hiệu b ở mức thấp nên mệnh đề Assertion A3 coi như vi phạm.


Tương tự ngữ nghĩa mệnh đề A3, mệnh đề A4 kiểm tra tại 55ns tín hiệu c có ở mức cao hay không. Do tín hiệu c mức cao tại cạnh lên xung clock kế tiếp sau khi thỏa tiền đề, mệnh đề A4 được xem như thành công.

Mệnh đề A2 và A3 cũng thể hiện sự khác nhau giữa hai toán tử lặp không liên tiếp sử dụng **[=]** hoặc **[->]**.

Ta cũng có thể sử dụng cú pháp **[\*m:n], [=m:n], [->m:n]** để xác định một khoảng thời gian thay vì xác định một thời gian cụ thể cho toán tử lặp tương tự như toán tử định thời.

### Cú pháp Concurrent Assertion

Một mệnh đề Concurrent Assertion có cú pháp như sau:



Hình 2.18: Cú pháp của một mệnh đề Concurrent Assertion

* **Tên Assertion** là tên của mệnh đề Concurrent Assertion, mỗi Assertion phải có một tên riêng
* **Thời điểm kiểm tra** là thời điểm mệnh đề được kiểm tra, thông thường cạnh lên hoặc cạnh xuống xung clock sẽ được chọn làm thời điểm kiểm tra
* **Tiền đề** là một chuỗi hành vi và là điều kiện kiểm tra đầu tiên của mệnh đề, chuỗi hành vi được kiểm tra đầu tiên, nếu tiền đề thỏa tại thời điểm kiểm tra kết quả sẽ được kiểm tra, nếu tiền đề không thỏa tại thời điểm kiểm tra, kết quả sẽ không được kiểm tra và mệnh đề sẽ được bỏ qua
* **Toán tử ngầm định** là một trong hai toán tử overlapping **|->** hoặc non-overlapping **|=>**
* **Kết quả** là chuỗi hành vi thứ hai, chuỗi hành vi này được kiểm tra nếu chuỗi hành vi ở tiền đề thỏa, nếu chuỗi hành vi của kết quả thỏa mệnh đề được xem như thành công, ngược lại nếu chuỗi hành vi của kết quả không thỏa mệnh đề được xem như vi phạm

### Cấu trúc bind của SystemVerilog

Thông thường trong một thiết kế, các Assertion sẽ phải nằm trong RTL code nhằm xác định hành vi của thiết kế. Tuy nhiên người thiết kế môi trường kiểm tra không được chỉnh sửa RTL code nhằm giữ độ chính xác và nhất quán cho DUT trong quá trình kiểm tra. Để hỗ trợ người kiểm tra đưa các Assertion vào Testbench mà không phải chỉnh sửa RTL code, SystemVerilog cung cấp cấu trúc bind được hiện thực qua từ khóa “bind”.

Cấu trúc bind hỗ trợ người thiết kế môi trường kiểm tra tạo nên một module rỗng có các input và output tương tự như DUT. Sử dụng bind để liên kết module này với DUT, người kiểm tra có khả năng trích xuất tín hiệu của DUT trong quá trình mô phỏng thông qua input và output của module này, đồng thời, các Assertion cũng được thêm vào module này để kiểm tra hành vi của DUT. Khi thực hiện việc bind hai module với nhau, một module là DUT và module còn lại đóng vai trò nắm giữ Assertion của DUT, trong quá trình mô phỏng, các tín hiệu ra vào DUT đồng thời cũng sẽ ra vào module rỗng đó.

A diagram of a test bench

Description automatically generated

Hình 2.19: Cấu trúc bind của SystemVerilog

Ở Hình 2.19, module TOP có chứa một module con có tên là SUB. Để xác định hành vi của module SUB, ta tạo một module rỗng tên SUB\_SVA, SUB\_SVA có input và output giống hệt SUB và bên trong SUB\_SVA, ta đưa các mệnh đề Assertion cần kiểm tra vào. Sau đó ở Testbench, thực hiện việc bind module SUB và SUB\_SVA, khi thực hiện mô phỏng, các Assertion nằm trong SUB\_SVA đóng vai trò kiểm tra hành vi của module SUB sẽ được thực thi.

# MÔ HÌNH THỰC TẾ MÔI TRƯỜNG KIỂM TRA THIẾT KẾ

Ở Chương 3, nhóm trình bày về quá trình hiện thực môi trường kiểm tra cho thiết kế CNN IP bao gồm các giai đoạn trong công việc nghiên cứu tìm hiểu, xây dựng và thiết kế môi trường kiểm tra thực tế sau khi hoàn thành giai đoạn tìm hiểu tổng quan và nghiên cứu cơ sở lý thuyết.

## Mô hình tổng quan môi trường kiểm tra thiết kế

A diagram of a software system

Description automatically generated

Hình 3.1: Tổng quan mô hình môi trường kiểm tra thiết kế

Hình 3.1 là kiến trúc tổng quan của mô hình kiểm tra mà nhóm hiện thực. Mục tiêu của nhóm ở phần đầu quá trình thực hiện đề tài khóa luận này chính là xây dựng một môi trường kiểm tra có khả năng tự động hóa và tái sử dụng cho một CNN IP. Sau khi áp dụng những kiến thức nền tảng và cơ sở lý thuyết ở Chương 2, nhóm thực hiện xây dựng môi trường kiểm tra thiết kế có cấu trúc gốc như Hình 2.3. Cụ thể Các phần tử chính của môi trường bao gồm DUT, UVM Testbench, mô hình tin cậy, SystemVerilog Assertion và các Script tự động hoá được nhóm tích hợp vào môi trường kiểm tra.

Phương pháp xây dựng môi trường kiểm tra chính của nhóm sử dụng đó là ứng dụng UVM để mô hình hóa các phần tử bên trong môi trường, kết hợp với một số tùy chỉnh và các tính năng khác nhau được cung cấp bởi SystemVerilog và EDA Tool (Xilinx Vivado) nhằm đạt được các mục tiêu đã đề ra.

UVM Testbench có nhiệm vụ hỗ trợ quản lý các thành phần bên trong Testbench thông qua các lớp bên trong nó. Sau khi nghiên cứu về cơ sở lý thuyết, nhóm quyết định xây dựng môi trường UVM dựa theo khung thiết kế chung được chuẩn hoá bởi Accellera [2]. Việc xây dựng các thành phần chính của UVM Tesbench được thực hiện nhờ các lớp nền và những phương thức được cung cấp bởi thư viện tích hợp UVM. Việc điều khiển và hiệu chỉnh UVM Testbench được thực hiện thông qua cơ chế Phasing của UVM.

Để xác định tính đúng đắn của thiết kế cần kiểm tra, mô hình tin cậy dùng để đánh giá và kiểm tra kết quả thực tế có được trong quá trình mô phỏng chức năng mạch được nhóm tích hợp bên trong môi trường kiểm tra, nhóm xây dựng mô hình này dựa trên chức năng của thiết kế gốc và được hiện thực hoá bằng tính năng Direct Programming Interface được cung cấp bởi SystemVerilog.

Đồng thời trong quá trình thực hiện mô phỏng, để tiến hành kiểm tra hành vi của thiết kế cũng như tính đúng đắn của các tín hiệu điều khiển bên trong DUT, nhóm cũng sử dụng cơ chế SystemVerilog Assertion để tạo ra các chuỗi hành vi cần kiểm tra cho DUT, các chuỗi này được lưu trong một module rỗng và được liên kết với thiết kế gốc thông qua cơ chế “bind”.

Cuối cùng, để tối ưu tự động hóa cho môi trường kiểm tra, nhóm cũng viết các script TCL, Perl để hiệu chỉnh môi trường cũng như các input cần thiết trong từng quá trình cụ thể trong môi trường mô phỏng UVM. Script TCL được dùng để biên dịch và tổng hợp mô hình tin cậy viết bằng ngôn ngữ C để có được thư viện .so sử dụng trong quá trình kiểm tra kết quả sử dụng DPI-C. Script Perl được dùng để xử lý chuỗi, lọc kết quả ý nghĩa của UVM report file phục vụ cho việc theo dõi quá trình mô phỏng đồng thời hỗ trợ cho việc kiểm tra, đánh giá cũng như tìm lỗi của kết quả mô phỏng.

Chi tiết về cấu trúc và chức năng cụ thể của từng thành phần bên trong môi trường kiểm tra thiết kế (UVM Testbench, mô hình tin cậy, Assertion) mà nhóm xây dựng được trình bày ở các phần sau.

## Thiết kế CNN IP được dùng để xây dựng môi trường kiểm tra

Để thực hiện kiểm tra thiết kế tích chập, nhóm quyết định chọn phương pháp kiểm tra white-box, cụ thể nhóm được cung cấp thiết kế hoàn chỉnh và mô tả thiết kế từ nhóm thiết kế, từ đây nhóm cần hiểu rõ cấu trúc và cách thức hoạt động của các phần tử bên trong thiết kế tích chập, số chu kỳ để hoàn thành và các đầu vào đầu ra của thiết kế, cuối cùng để hiện thực môi trường thiết kế kiểm tra, nhóm cần lên ý tưởng, xây dựng những thành phần và chức năng cần thiết cho môi trường dựa trên thiết kế tích chập, sau khi hoàn thành xây dựng môi trường, nhóm tiến hành mô phỏng, trích xuất và xử lý kết quả để thu lại các thống kê kết quả kiểm tra thiết kế.

### Tổng quan thiết kế CNN IP

Đặc trưng của CNN đó chính là tuy có nhiều mô hình khác nhau, khối tính toán chính của mọi CNN IP là khối tích chập, khối tích chập có nhiệm vụ thực hiện phép tính toán tích chập với tập dữ liệu đầu vào với trọng số và một số tính toán khác như dequantize, activation và quantize. Ở giai đoạn đầu của khóa luận, nhóm quyết định thực hiện việc xây dựng mô hình kiểm tra cho một khối tích chập của CNN IP mô hình LeNet5 có sẵn đã được thiết kế và hiện thực bởi một nhóm nghiên cứu khác [13].

Mô hình thiết kế có các phần tử chính đó là khối controller, khối datapath và hai buffer bao gồm buffer\_in và buffer\_out. Kiến trúc của khối tính toán tích chập của CNN IP có dạng như sau:

**A diagram of a circuit

Description automatically generated**

Hình 3.2: Kiến trúc thiết kế CNN

Thiết kế trên (Hình 3.2) có vai trò thực hiện phép tính tích chập trong một mô hình CNN: khối controller có chức năng thực hiện điều khiển hoạt động của mạch, khối datapath thực hiện các phép tính toán của quá trình tích chập, một bộ nhớ buffer\_in và một bộ nhớ buffer\_out để lưu các dữ liệu đầu vào và kết quả đầu ra.

Để thực hiện phép tính tích chập, thiết kế cần có dữ liệu đầu vào và các giá trị trọng số. Giá trị đầu vào được đảm nhiệm bởi bus tín hiệu data\_in và được lưu vào bộ nhớ đệm buffer\_in, trọng số được lưu bằng bus weight\_data vào bộ nhớ riêng nằm trong datapath. Trước khi giai đoạn tính toán tích chập được thực thi, bộ nhớ trọng số cần được lưu giá trị trước, quá trình lưu trọng số được điều khiển bằng tín hiệu load\_weight. Kết quả của quá trình tính toán tích chập được lưu bên trong bộ nhớ đệm buffer\_out.

### Mô tả input và output của thiết kế

Các tín hiệu đầu và và đầu ra của thiết kế cũng như mô tả chức năng của chúng được trình bày qua Bảng 3.1.

|  |  |  |
| --- | --- | --- |
| **Signal** | **I/O** | **Description** |
| clk | IN | Tín hiệu xung clock |
| rst | IN | Tín hiệu reset cho toàn bộ thiết kế |
| load\_weight | IN | Tín hiệu điều khiển dùng cho giai đoạn load trọng số |
| weight\_addr | IN | Địa chỉ nơi trọng số được lưu |
| weight\_data | IN | Giá trị của trọng số |
| data\_in | IN | Dữ liệu đầu vào dùng cho tích chập |
| buffer\_in\_en | IN | Tín hiệu enable dùng cho buffer\_in |
| en | IN | Tín hiệu cho phép thiết kế hoạt động |
| valid | OUT | Tín hiệu thông báo dữ liệu đầu ra hợp lệ |
| data\_out | OUT | Dữ liệu đầu ra của phép tích chập |
| done | OUT | Tín hiệu thông báo một chu trình tích chập cho một ảnh 28x28 đã hoàn thành |
| pe\_ready | OUT | Tín hiệu thông báo thiết kế sẵn sàng hoạt động |

Bảng 3.1: Mô tả input và output của thiết kế CNN

## Thiết Đặc trưng cấu trúc môi trường UVM Testbench dùng cho thiết kế tích chập

Ở phần này, nhóm mô tả về các thành phần cụ thể của môi trường UVM được nhóm xây dựng cho môi trường kiểm tra thiết kế tích chập. Các điểm chính của từng thành phần được nhóm liệt kê thông qua các thuộc tính và phương thức của từng thành phần, đặc biệt cách hoạt động của chúng được thể hiện qua các Phase chính của từng thành phần trong UVM Testbench được nhóm xây dựng.

### Sequence Item

Sequence Item của môi trường UVM có các tín hiệu tương tự như input và output được liệu kê ở Bảng 3.1. Tất cả tín hiệu thuộc lớp sequence item đều có kiểu dữ liệu logic, tuy nhiên tín hiệu weight\_data và data\_in sẽ có từ khóa “rand” được dùng để khởi tạo giá trị ngẫu nhiên cho chúng. Đồng thời một biến có kiểu dữ liệu enum được định nghĩa bên trong lớp sequence item, biến enum này có vai trò là cờ thông báo cho các thành phần bên trong môi trường kiểm tra hiện tại đang ở trạng thái hoạt động nào.

|  |
| --- |
| **typedef enum bit[3:0] {RESET,**  **MEM\_KERNEL\_LOAD,**  **MEM\_BIAS\_LOAD,**  **MEM\_SCALE\_LOAD,**  **RUNNING} oper\_mode;** |

Hình 3.3: Biến enum bên trong Sequence Item

Các trạng thái của biến enum trong Hình 3.3 có ý nghĩa như sau:

* **RESET:** DUT đang thực hiện việc Reset toàn bộ hệ thống
* **MEM\_KERNEL\_LOAD:** DUT thực hiện load trọng số vào bộ nhớ
* **MEM\_BIAS\_LOAD:** DUT thực hiện load giá trị bias vào bộ nhớ
* **MEM\_SCALE\_LOAD:** DUT thực hiện load giá trị scale thực hiện cho quá trình dequantize
* **RUNNING:** Quá trình tính toán tính chập đang được thực hiện

### Sequence

Sequence đầu tiên được nhóm hiện thực đó là tạo ra các dữ liệu ngẫu nhiên vào DUT để kiểm tra hoạt động của thiết kế. Cụ thể giá trị của weight\_data và data\_in sẽ được khởi tạo ngẫu nhiên bằng hàm randomize() kết hợp random constraint để kiểm soát khoảng giá trị được khởi tạo ngẫu nhiên.

Đặc điểm của lớp Sequence đó là Sequence được khởi tạo từ uvm\_object và là một thành phần động (dynamic component), do đó Sequence không có các Phase như các lớp được khởi tạo từ uvm\_component. Việc tạo ra các gói tin được thực hiện bên trong task body() của lớp. Để thực hiện việc kiểm tra cho thiết kế tích chập, Sequence cần tạo ra các gói tin cho việc tải trọng số và các gói tin đóng vai trò như data\_in cho DUT. Các gói tin trọng số sẽ được khởi tạo trước cho tới khi bộ nhớ lưu trọng số bên trong DUT đầy, lúc này các gói tin data\_in được khởi tạo để DUT thực hiện tính toán tích chập.

Hình 3.4 là quá trình Sequence tạo ra các gói tin để gửi đến Sequencer. Tổng số gói tin data\_in đưa vào DUT là 784 tương ứng với số lượng pixel trong một ảnh 28x28, là kích cỡ ảnh thiết kế tích chập sử dụng cho đầu vào, được định nghĩa ở mô tả thiết kế.

A diagram of a diagram

Description automatically generated

Hình 3.4: Flow chart của function body() bên trong Sequence

### Driver

Các Phases của lớp Driver nhóm thiết kế có cấu trúc và nhiệm vụ như Hình 3.5. Cụ thể, Driver thực hiện việc truyền các kích thích tới DUT thông qua Interface ở Run Phase. Cụ thể, bên trong Run Phase có một task drive() thực hiện công việc truyền kích thích đến DUT (Hình 3.6).

A diagram of a software development process

Description automatically generated

Hình 3.5: Các Phase chính bên trong lớp Driver

|  |
| --- |
| **// Run Phase**  **virtual task run\_phase(uvm\_phase phase);**  **drive();**  **endtask** |

Hình 3.6: Run Phase của lớp Driver

Ở Hình 3.6, bên trong task drive(), có một forever block thực hiện việc chờ gói tin từ Sequencer và gửi gói tin tới Interface. Đối với thiết kế tích chập, ở giai đoạn bắt đầu mô phỏng, Driver sẽ thực hiện truyền tín hiệu reset tới DUT để đưa mạch trở về trạng thái mặc định.

Sau khi hoàn thành giai đoạn reset là giai đoạn tải trọng số vào thiết kế. Giai đoạn này được quyết định bằng tín hiệu load\_weight được khởi tạo bởi Sequence. Cụ thể sau khi nhận được gói tin từ Sequencer, Driver kiểm tra tín hiệu load\_weight của gói tin, nếu tín hiệu load\_weight ở có giá trị 1, gói tin gồm hai thành phần quan trọng nhất là weight\_addr và weight\_data được truyền tới DUT. Ngược lại nếu load\_weight của gói tin có giá trị 0, nghĩa là giai đoạn tích chập đang được thực hiện, các tín hiệu quan trọng cho quá trình này bên trong gói tin là buffer\_in\_en, data\_in được truyền tới DUT, sau đó Driver chờ 10 chu kỳ xung clock trước khi gửi thông báo gói tin hoàn thành và chờ gói tin mới từ Sequence.

|  |
| --- |
| **task drive();**  **reset\_DUT();**  **forever begin**  **seq\_item\_port.get\_next\_item(tr);**  **if(tr.load\_weight) begin**  **// send weight related items**  **end**  **else if(!tr.load\_weight) begin**  **// send data related items**  **repeat(10) @(posedge vif.clk);**  **end**  **seq\_item\_port.item\_done(tr);**  **end**  **endtask** |

Hình 3.7: Task drive() của lớp Driver

Ở Hình 3.7, việc gửi và nhận gói tin giữa Driver và Sequencer được thực hiện thông qua seq\_item\_port và hàm get\_next\_item() / item\_done(), cụ thể TLM được thiết lập giữa Driver và Sequencer ở Connect Phase, seq\_item\_port nằm trong Driver được liên kết với seq\_item\_export của Sequence. Hàm get\_next\_item() và item\_done() là các hàm tích hợp được cung cấp bởi UVM cho phép thực thi trên seq\_item\_export, các hàm này đóng vai trò gửi tín hiệu giao tiếp và truyền nhận gói tin giữa Driver và Sequencer. Mô hình giao tiếp và gửi nhận gói tin của Sequencer và Driver được thể hiện qua Hình 3.8.

A diagram of a sequencer

Description automatically generated

Hình 3.8: Giao tiếp giữa lớp Driver và Sequencer

### Monitor

Các Phases của lớp Monitor nhóm thiết kế có cấu trúc và nhiệm vụ như sau:

A diagram of a process

Description automatically generated

Hình 3.9: Các Phase chính bên trong lớp Monitor

Bên trong Monitor, một uvm\_analysis\_port tên “send” được khởi tạo để thiết lập liên kết TLM với Scoreboard (Hình 3.10), uvm\_analysis\_port này đóng vai trò dùng để truyền gói tin bắt được từ Interface bởi Monitor đến Scoreboard để thực hiện việc đánh giá và kiểm tra kết quả thực tế.

|  |
| --- |
| **uvm\_analysis\_port #(transaction) send;**  **// Build Phase**  **virtual function void build\_phase(uvm\_phase phase);**  **super.build\_phase(phase);**  **send = new("send", this);**  **endfunction** |

Hình 3.10: uvm\_analysis\_port được khai báo bên trong Monitor

Monitor thực hiện vai trò của mình song song với Driver ở Run Phase. Bên trong forever block của Monitor, Monitor đóng gói thông tin lấy được từ Interface ở mỗi cạnh lên xung clock. Monitor kiểm tra gói tin nếu tin hiệu load\_weight có giá trị 1 thì gói tin với weight\_addr và weight\_data được gửi đến Scoreboard để sao chép bộ nhớ của DUT.

Nếu DUT đang ở trạng thái tính toán tích chập, Monitor chờ đến khi output pe\_ready của DUT tích cực thì bắt gói tin từ Interface có chứa kết quả hợp lệ từ DUT để gửi đến Scoreboard. Việc gửi gói tin đến Scoreboard được thực hiện thông qua Analysis Port và hàm write(). Quá trình hoạt động này của Monitor được thể hiện qua Hình 3.11.

|  |
| --- |
| **// Run phase**  **virtual task run\_phase(uvm\_phase phase);**  **forever begin**  **@(posedge vif.clk);**  **if(vif.load\_weight) begin**  **// capture weights related item**  **end**  **else if(vif.op == RUNNING) begin**  **@(posedge vif.pe\_ready)**  **// capture DUT result**  **end**  **send.write(tr); // Send to Scoreboard**  **end**  **endtask: run\_phase** |

Hình 3.11: Run Phase của lớp Monitor

### Scoreboard

Scoreboard có nhiệm vụ nhận gói tin kết quả DUT từ Monitor thông qua giao thức TLM. Cụ thể Monitor gửi gói tin thông qua uvm\_analysis\_port và Scoreboard nhận gói tin bằng uvm\_analysis\_imp, do đó trong lớp Scoreboard nhóm định nghĩa một uvm\_analysis\_imp có tên “recv”.

|  |
| --- |
| **uvm\_analysis\_imp #(transaction, scoreboard) recv;**  **// Build Phase**  **virtual function void build\_phase(uvm\_phase phase);**  **super.build\_phase(phase);**  **recv = new("recv", this);**  **endfunction** |

Hình 3.12: uvm\_analysis\_imp được khai báo bên trong Scoreboard

Ở Hình 3.12, tương tự uvm\_analysis\_port của Monitor, uvm\_analysis\_imp của Scoreboard cũng cần phải được khai báo và khởi tạo tại Build Phase, sau đó giao thức TLM sẽ được thực hiện ở Connect Phase bởi UVM.

Sau khi giao thức TLM được khởi tạo, các gói tin được Monitor gửi đến Scoreboard thông qua hàm write(), hàm write() được định nghĩa bên trong Scoreboard. Hàm write() thực hiện 3 phần tương tự thứ tự hoạt động của khối tính toán tính chập bao gồm trạng thái reset, trạng thái tải trọng số vào bộ nhớ và trạng thái tính toán tính chập. Khi nhận được gói tin có trạng thái reset, Scoreboard thực hiện việc chuẩn bị các biến và môi trường mô phỏng cho trước khi chuyển sang trạng thái tải trọng số và tính toán tích chập. Khi nhận được gói tin có trạng thái tải trọng số, Scoreboard thực hiện việc sao chép bộ nhớ của DUT. Khi nhận được gói tin có trạng thái kết quả của phép tính tích chập, Scoreboard thực hiện việc thu thập, kiểm tra và đánh giá kết quả có được từ Monitor thông qua các UVM Phase bao gồm Extract Phase, Check Phase và Report Phase. Quá trình hoạt động của Scoreboard trong môi trường kiểm tra được thể hiện qua Hình 3.13.

**A diagram of a process

Description automatically generated**

Hình 3.13: Các Phase chính của lớp Scoreboard

Ở Hình 3.13, predictor() là hàm thực hiện việc kiểm tra kết quả và so sánh kết quả thực tế với mô hình tin cậy. eval\_result() là hàm thực hiện việc thống kê số lượng kết quả chính xác so với số lượng mẫu thử.

Ở Run Phase, sau trạng thái reset là trạng thái tải trọng số vào bộ nhớ, ở trạng thái này, Scoreboard thực hiện việc sao chép bộ nhớ của DUT vào một bộ nhớ ảo bên trong Scoreboard, việc này để chuẩn bị cho quá trình kiểm tra kết quả ở hàm predictor(), kết quả thực tế sẽ được so sánh với kết quả tin cậy. Để có thể sao chép bộ nhớ, người thiết kế môi trường kiểm tra cần phải hiểu được cấu trúc bộ nhớ của DUT.

**A diagram of a number

Description automatically generated with medium confidence**

Hình 3.14: Cấu trúc bộ nhớ kernel\_ram của CNN IP

Hình 3.14 là cấu trúc bộ nhớ kernel\_ram bên trong datapath của khối tích chập. Bộ nhớ gồm 4 Ultra RAM dùng để lưu trọng số kernel và 17 Block RAM được dùng để lưu trọng số bias và scale. Mỗi ô nhớ của Ultra Ram và Block Ram có độ rộng dữ liệu là 64 bit. Địa chỉ ô nhớ đầu tiên là 0x40000000 và ô nhớ cuối cùng là 0x40000019.

Để sao chép cấu trúc bộ nhớ kernel\_ram. Nhóm sử dụng kiểu dữ liệu Associative Array với Key của mảng là địa chỉ và Value là một hàng đợi có độ lớn tối đa là 4 (tương ứng với 4 Ultra RAM), hàng đợi này có phần tử là kiểu dữ liệu logic có độ lớn 64-bits (tương ứng với độ lớn 64-bits của mỗi ô nhớ). Đặc điểm của Associative Array đó là các Key của mảng là riêng biệt và không trùng nhau, tương tự như địa chỉ mỗi ô nhớ là riêng biệt. Để hiện thực bộ nhớ ảo, nhóm thực hiện typedef để tạo một kiểu dữ liệu riêng là hàng đợi có độ lớn tối đa là 4, hàng đợi này cũng sau đó được khai báo là Value của Associative Array (Hình 3.15).

|  |
| --- |
| **typedef logic [63:0] ultra\_ram\_queue [$:4];**  **class scoreboard extends uvm\_monitor;**  **// class’s attributes**  **ultra\_ram\_queue virtual\_mem [int];**  **// class’s methods**  **function mirror\_mem();**  **// ...**  **endfunction**  **endclass** |

Hình 3.15: Bộ nhớ ảo bên trong lớp Scoreboard

Sau khi hoàn thành trạng thái tải trọng số, bộ nhớ ảo của Scoreboard có cấu trúc như sau:


**A screen shot of a computer

Description automatically generated**

Hình 3.16: Cấu trúc bộ nhớ ảo được sao chép từ kernel\_ram

### Agent

Lớp Agent có vai trò là lớp chứa Driver, Monitor và Sequencer. Đồng thời giao thức TLM giữa Driver và Sequencer cũng được khởi tạo ở Agent. Cụ thể, trong Connect Phase, seq\_item\_port của Driver được kết nối với seq\_item\_export của Sequencer thông qua hàm connect() của UVM. Các Phases của lớp Monitor nhóm thiết kế có cấu trúc và nhiệm vụ như sau:

****

Hình 3.17: Các Phase chính của lớp Agent

Hình 3.18 là cú pháp của Build Phase và Connect Phase trong lớp Agent. Ở Build Phase, đối tượng của lớp Driver, Monitor và Sequencer được khởi tạo. Ở Connect Phase, giao thức TLM giữa Driver và Sequencer được khởi tạo sử dụng hàm connect().

|  |
| --- |
| **// Build Phase**  **virtual function void build\_phase(uvm\_phase phase);**  **super.build\_phase(phase);**  **d = driver::type\_id::create("d", this);**  **m = monitor::type\_id::create("m", this);**  **seqr = uvm\_sequencer#(transaction)::type\_id::create("seqr", this);**  **endfunction**  **// Connect Phase**  **virtual function void connect\_phase(uvm\_phase phase);**  **super.connect\_phase(phase);**  **d.seq\_item\_port.connect(seqr.seq\_item\_export);**  **endfunction** |

Hình 3.18: Build Phase và Connect Phase của lớp Agent

### Env

Lớp Env là lớp đóng gói các lớp Agent và Scoreboard. Đồng thời ở Connect Phase của Env, giao thức TLM giữa Monitor và Scoreboard được thực hiện, uvm\_analysis\_port bên trong Monitor nằm trong Agent được kết nối với uvm\_analysis\_imp của Scoreboard. Các Phases của lớp Monitor nhóm thiết kế có cấu trúc và nhiệm vụ như sau:

**A diagram of a process

Description automatically generated**

Hình 3.19: Các Phase chính của lớp Env

Hình 3.20 là cú pháp của Build Phase và Connect Phase trong lớp Env. Các đối tượng của Agent và Scoreboard được khởi tạo bên trong Build Phase. Trong Connect Phase, giao thức TLM giữa Agent và Scoreboard được khởi tạo sử dụng hàm connect().

|  |
| --- |
| **// Build Phase**  **virtual function void build\_phase(uvm\_phase phase);**  **super.build\_phase(phase);**  **s = scoreboard::type\_id::create("s", this);**  **a = agent::type\_id::create("a", this);**  **endfunction**    **// Connect Phase**  **virtual function void connect\_phase(uvm\_phase phase);**  **a.m.send.connect(s.recv);**  **endfunction** |

Hình 3.20: Build Phase và Connect Phase của lớp Env

### Test

Lớp Test là lớp cao nhất của môi trường UVM. Test đóng vai trò là lớp chứa Env và Sequence, các hiệu chỉnh cho môi trường UVM cũng được nhóm thực hiện ở lớp Test. Các hiệu chỉnh này bao gồm định nghĩa report file cho quá trình mô phỏng (định nghĩa ở Run Phase) và kéo dài thời gian mô phỏng để gói tin cuối có thể hoàn thành bên trong DUT và được Monitor bắt được (định nghĩa ở End of Elaboration Phase. Các Phases của lớp Test nhóm thiết kế có cấu trúc và nhiệm vụ như Hình 3.21.

Ở Build Phase, các đối tượng của lớp Env và Scoreboard được khởi tạo. Ở End of Elaboration Phase, phương thức set\_drain\_time() được sử dụng để kéo dài Run Phase thêm một khoảng thời gian xác định, đây là một phương thức được tích hợp bên trong thư viện UVM, người thiết kế môi trường kiểm tra có thể gọi và sử dụng theo cú pháp được định nghĩa bởi UVM. Ở Run Phase, đường dẫn dùng để lưu kết quả mô phỏng được nhóm xác định ở đầu Run Phase, kế tiếp start() được gọi để lớp Test bắt đầu cho phép Sequence khởi tạo các gói tin.

A diagram of a process

Description automatically generated

Hình 3.21: Các Phase chính của lớp Test

Cú pháp của Run Phase và End of Elaboration Phase của lớp Test như Hình 3.22 bên dưới.

|  |
| --- |
| **// Run Phase**  **virtual task run\_phase(uvm\_phase phase);**  **log\_file = $fopen(report\_path);**  **uvm\_top.set\_report\_default\_file\_hier(log\_file);**  **uvm\_top.set\_report\_severity\_action\_hier (UVM\_INFO, UVM\_DISPLAY | UVM\_LOG);**  **phase.raise\_objection(this);**  **ss.start(e.a.seqr);**  **phase.drop\_objection(this);**  **endtask**    **// End of Elaboration Phase**  **function void end\_of\_elaboration\_phase(uvm\_phase phase);**  **uvm\_phase main\_phase;**  **super.end\_of\_elaboration\_phase(phase);**  **main\_phase = phase.find\_by\_name("main", 0);**  **main\_phase.phase\_done.set\_drain\_time(this, 500);**  **endfunction** |

Hình 3.22: Run Phase và End of Elaboration Phase của lớp Test

## Mô hình tin cậy cho thiết kế tích chập sử dụng DPI-C

### Mô hình tin cậy cho thiết kế tích chập của CNN IP LeNet5

Để xây dựng mô hình tin cậy phục vụ cho việc kiểm tra tính đúng đắn của thiết kế tích chập LeNet5, nhóm quyết định sử dụng ngôn ngữ C với sự hỗ trợ của thư viện svdpi.h để hiện thực mô hình tin cậy này. Điểm mạnh của mô hình được viết bằng C đó là có thể thực thi mô hình này trên các môi trường khác nhau. Phương pháp kiểm tra của nhóm thực hiện để kiểm tra thiết kế tích chập đó là phương pháp white-box, do đó nhóm cần hiểu rõ cách thức hoạt động cụ thể của từng khối thực hiện việc tính toán tích chập bên trong DUT, cũng chính là module Datapath của thiết kế.

Hình 3.23 là module datapath của khối tích chập, các phép tính toán được thực hiện ở module này, do đó mô hình tin cậy cho DUT được xây dựng dựa trên hoạt động của nó. Các phần tử chính của module bao gồm các khối DSP thực hiện nhân hai số nguyên, Adder Tree, Dequantize, Activation và Quantize. Tương tự, một mô hình tin cậy được viết bằng ngôn ngữ lập trình C được xây dựng chứa các hàm thực hiện những chức năng trên. SystemVerilog Testbench sẽ thực hiện việc gọi các hàm C này thông qua DPI-C.

**A computer screen shot of a diagram

Description automatically generated**

Hình 3.23: Kiến trúc Datapath module của khối tích chập

Mô hình giữa lớp ngôn ngữ lập trình C và SystemVerilog Testbench được thể hiện qua Hình 3.24, các hàm ở lớp ngôn ngữ lập trình C sẽ được xem như mô hình tin cậy để thực hiện các công việc tính toán chính bên trong module datapath phía trên. Kết quả mô phỏng của SystemVerilog Testbench sẽ được lưu trong một hàng đợi được khởi tạo ở uvm\_scoreboard, sau khi hoàn thành việc đưa tất cả sequence item vào DUT, môi trường UVM chuyển qua Check Phase, tại đây việc kiểm tra kết quả sẽ được thực thi, các kết quả được lưu bên trong hàng đợi sẽ được so sánh với kết quả của mô hình tin cậy để đánh giá tính chính xác của Testbench.

A diagram of a computer

Description automatically generated

Hình 3.24: Các tầng của mô hình DPI

### Mô hình tin cậy cho thiết kế tích chập của CNN IP ShuffleNet

Đối với việc kiểm tra thiết kế tích chập cho CNN IP ShuffleNet, nhóm quyết định lựa chọn hướng tiếp cận Black-box. Lý do để kiểm tra một cách chính xác nhất nhóm quyết định chọn mô hình tin cậy ShuffleNetV2 được cung cấp bởi Pytorch <trích dẫn nguồn>, Pytorch là một framework mã nguồn mở cung cấp các mô hình học sâu với đặc điểm dễ sử dụng và được chấp nhận rộng rãi bởi cộng đồng, do đó tính đúng đắn của mô hình ShuffleNetV2 cung cấp bởi Pytorch có tính độ chính xác rất cao.

Cụ thể, với cùng tập đầu vào, kết quả của DUT và mô hình tin cậy từ Pytorch được so sánh với nhau. Việc này được thực hiện thông qua ba lớp chính bao gồm: SystemVerilog, DPI-C và Python. Các giao tiếp giữa các lớp được thể hiện qua hình sau. Ở lớp SystemVerilog, các Phase bên trong UVM được thực hiện theo thứ tự đã đề ra. Tuy nhiên ở giai đoạn tạo ra các gói tin đầu vào bởi uvm\_sequence, SystemVerilog code sẽ gọi đến mô hình Pytorch để cùng tạo ra kết quả đầu ra từ mô hình tin cậy. Sau khi quá trình Run Phase hoàn thành ở UVM Testbench, ở Scoreboard, việc so sánh kết quả sẽ được thực hiện giữa kết quả của DUT và kết quả của mô hình cung cấp bởi Pytorch.

A diagram of a diagram

Description automatically generated

## Kiểm tra hành vi Controller module của thiết kế tích chập sử dụng SystemVerilog Assertion

Để điều khiển module datapath, khối tích chập sử dụng module controller điều khiển các tín hiệu adder\_en, bias\_en, act\_en, dequant\_en, quant\_en, buffer\_en. Các tín hiệu này là đầu ra của controller và cũng là đầu vào của datapath. Đồng thời controller cũng có các tín hiệu thông báo như valid và done. Tùy thuộc vào từng giai đoạn tính toán bên trong datapath mà controller sẽ tích cực các tín hiệu điều khiển tương ứng. Để kiểm tra hành vi của controller có tích cực các tín hiệu điều khiển đúng với mong muốn của thiết kế ban đầu hay không, nhóm sử dụng SystemVerilog Assertion và cấu trúc “bind” để kiểm tra hành vi của controller. Cụ thể, một module rỗng có input và output giống hệt controller, nắm vai trò giữ các Concurrent Assertion của module controller được định nghĩa và được khởi tạo bên trong UVM Testbench. Áp dụng cấu trúc “bind”, việc kiểm tra hành vi của module controller bằng Concurrent Assertion được hiện thực bên trong Testbench mà không cần chỉnh sửa RTL code gốc.

|  |  |  |
| --- | --- | --- |
| **Thứ tự** | **Phép tính** | **Số chu kỳ cần để hoàn thành** |
| 1 | DSP | 5 chu kỳ |
| 2 | Adder | 1 chu kỳ |
| 3 | Dequantize | 9 chu kỳ |
| 4 | Bias | 1 chu kỳ |
| 5 | Act | 4 chu kỳ |
| 6 | Quantize | 1 chu kỳ |
| 7 | buffer\_in | 1 chu kỳ |
| 8 | buffer\_out | 1 chu kỳ |

Bảng 3.2: Mô tả các phép tính và số chu kỳ để hoàn thành của module Datapath

Bảng 3.2 là mô tả thời gian thực hiện của khối datapath trong thiết kế tích chập. Ứng với mỗi phép tính, controller sẽ gửi tín hiệu “enable” trong một chu kỳ cho phép khối phép tính tương ứng được thực hiện. Để xác định tính đúng đắn controller, nhóm định nghĩa các mệnh đề Concurrent Assertion cho các tín hiệu enable của controller với các chuỗi sequence tương ứng với số chu kỳ hoạt động của các khối phép tính ở bảng này.

Chuỗi tiền đề của các Concurrent Assertion được nhóm chọn là tín hiệu buffer\_valid, tín hiệu này là output của bộ nhớ buffer\_in để thông báo đến controller dữ liệu đã được tải hoàn chỉnh vào bộ nhớ buffer\_in. Cụ thể, khi buffer\_in tích cực mức cao trong 1 chu kỳ, tiền đề được xem thỏa và các mệnh đề kết quả sẽ được kiểm tra. Sau khi buffer\_valid, lần lượt các tín hiệu điều khiển tích cực với số chu kỳ theo bảng sau.

|  |  |  |
| --- | --- | --- |
| **Thứ tự** | **Phép tính** | **Chu kỳ tín hiệu tích cực** |
| 1 | DSP | Chu kỳ 5 |
| 2 | Adder | Chu kỳ 6 |
| 3 | Dequantize | Chu kỳ 15 |
| 4 | Bias | Chu kỳ 16 |
| 5 | Act | Chu kỳ 20 |
| 6 | Quantize | Chu kỳ 21 |
| 7 | buffer\_in | Chu kỳ 22 |
| 8 | buffer\_out | Chu kỳ 23 |

Bảng 3.3: Các phép tính và chu kỳ tín hiệu điều khiển của chúng tích cực

Từ Bảng 3.3 phía trên, trên các Assertion cho các tín hiệu điều khiển có dạng như sau:

|  |
| --- |
| **sequence s\_buffer\_valid;**  **@(posedge clk) $rose(buffer\_valid) ##1 $fell(buffer\_valid);**  **endsequence**      **A\_adder\_en: assert property (@(posedge clk) s\_buffer\_valid |-> ##4 $rose(adder\_en) ##1 $fell(adder\_en))**    **A\_dequant\_en: assert property (@(posedge clk) s\_buffer\_valid |-> ##5 $rose(dequant\_en) ##1 $fell(dequant\_en))**    **A\_bias\_en: assert property (@(posedge clk) s\_buffer\_valid |-> ##14 $rose(bias\_en) ##1 $fell(bias\_en))**    **A\_act\_en: assert property (@(posedge clk) s\_buffer\_valid |-> ##15 $rose(act\_en) ##1 $fell(act\_en))**    **A\_quant\_en: assert property (@(posedge clk) s\_buffer\_valid |-> ##19 $rose(quant\_en) ##1 $fell(quant\_en))**    **A\_buffer\_en: assert property (@(posedge clk) s\_buffer\_valid |-> ##20 $rose(buffer\_en) ##1 $fell(buffer\_en))**    **A\_valid: assert property (@(posedge clk) s\_buffer\_valid |-> ##21 $rose(valid) ##1 $fell(valid))** |

Hình 3.25: Concurrent Assertion cho các tín hiệu điều khiển

Chuỗi sequence “s\_buffer\_valid” được định nghĩa là tiền để để sử dụng cho các Assertion bên dưới. Các Assertion có vai trò xác định các tín hiệu điều khiển có tích cực đúng theo Hình 3.25 và kéo dài trong 1 chu kỳ hay không.

# KIỂM TRA VÀ ĐÁNH GIÁ

Ở Chương 4, nhóm sẽ trình bày về kết quả thực tế sau khi hiện thực môi trường kiểm tra và tiến hành mô phỏng cho thiết kế CNN IP.

## Tiêu chí đánh giá

Dựa trên các mục tiêu được đề ra ban đầu, nhóm đưa ra các tiêu chí đánh giá cho môi trường kiểm tra thiết kế như sau.

|  |  |  |
| --- | --- | --- |
| **STT** | **Tiêu chí đánh giá** | **Đạt** |
| 1 | Môi trường kiểm tra được xây dựng dựa trên cấu trúc và phương pháp kiểm tra UVM | X |
| 2 | Môi trường kiểm tra tối ưu về khả năng tự động hoá và tái sử dụng | X |
| 3 | Đa dạng số trường hợp kiểm tra đầu vào | X |
| 4 | Kiểm tra thiết kế theo phương pháp White-box và Black-box | X |
| 5 | Xây dựng mô hình tin cậy cho thiết kế sử dụng DPI-C | X |
| 6 | Sử dụng SystemVerilog Assertion để kiểm tra hành vi thiết kế | X |
| 7 | Kết quả kiểm thử của thiết kế được lưu lại và thống kê dưới dạng các file báo cáo | X |
| 8 | Tích hợp Functional Coverage |  |
| 9 | Ứng dụng tính năng RAL của UVM vào việc kiểm tra bộ nhớ cho thiết kế |  |

## Phương pháp đánh giá kết quả

## Kết quả mô phỏng của UVM Testbench

Sau khi quá trình thực hiện mô phỏng, kết quả của quá trình mô phỏng được nhóm thực hiện lưu vào text file sử dụng phương thức set\_report\_default\_file\_hier() của thư viện tích hợp UVM, các report của UVM được lưu vào file có dạng như sau:

A screenshot of a computer program

Description automatically generated

Hình 4.1: Kết quả của quá trình mô phỏng

Ở Hình 4.1, do trong file có nhiều thông tin không cần thiết, nhóm sử dụng Perl Script để lọc ra các thông tin có ý nghĩa, kết quả của quá trình này nhóm thu được kết quả mô phỏng như sau:

A screen shot of a computer

Description automatically generated

Hình 4.2: Thông tin có ý nghĩa trích xuất từ file báo cáo

Hình 4.2 là kết quả của Perl Script, kết quả mô phỏng được chia thành 3 cột chính bao gồm:

* **TIME**: thời gian thông báo được thực hiện
* **HIERARCHY**: Cây gia phả của phần tử UVM mà thông báo được thực hiện. Ví dụ: “uvm\_test\_top.e.a.m” là cây gia phả của Monitor (uvm\_test\_top.env.agent.monitor)
* **MESSAGE**: Chi tiết thông tin của thông báo


Các thông báo được thực hiện ở từng phần tử bên trong UVM Testbench và ở từng giai đoạn cụ thể bao gồm UVM Phase và các bước của quá trình tính toán tích chập bao gồm: reset, tải các trọng số vào ô nhớ, thực hiện tính toán.

A screen shot of a computer program

Description automatically generated

Hình 4.3: Trạng thái Reset của UVM Testbench

Hình 4.3 thể hiện quá trình Reset đang được thực hiện. Tín hiệu reset được truyền tới DUT từ lớp Driver, do đó khi các lớp Monitor và Scoreboard nhận được gói tin có tín hiệu reset, các thông báo của hai lớp này được in ra màn hình.



Hình 4.4: Trạng thái tải trọng số đến DUT của UVM Testbench

Hình 4.4 thể hiện quá trình tải trọng số đang được thực hiện, trên hình là trọng số kernel và trọng số bias đang được tải, giá trị weight\_addr và weight\_data được hiển thị ở thông báo từ các lớp Driver, Monitor và Scoreboard.

Sau khi hoàn tất quá trình tải trọng số vào bộ nhớ, các gói tin chứa đầu vào data\_in được đưa vào DUT từ UVM Testbench, kết quả của quá trình mô phỏng được thu lại thông qua lớp Monitor (Hình 4.5). Chi tiết thông tin gói tin được in ra thông báo thực hiện bởi hàm tr\_display() bên trong lớp Transaction.

A screenshot of a computer program

Description automatically generated


Hình 4.5: Trạng thái thực hiện gửi các gói tin data\_in đến DUT

Sau khi Run Phase hoàn thành, ở Check Phase, kết quả thực tế và kết quả mong đợi được so sánh, quá trình và kết quả so sánh được in ra thông báo bởi lớp Scoreboard. Thông tin đầu vào data\_in và data\_out được hiển thị ở thông báo cùng với trạng thái “PASS” hoặc “FAIL” (Hình 4.6).

A screenshot of a computer program

Description automatically generated

Hình 4.6: Kết quả kiểm thử ở Check Phase




Hình 4.7: Thống kê kết quả ở Report Phase

Cuối cùng ở Report Phase, các thông tin về đánh giá kết quả của lớp Scoreboard sau khi thực hiện kiểm tra (Hình 4.7) được in ra thông báo bao gồm: các trường hợp sai và vị trí của chúng, số lượng mẫu thử, tỉ lệ chính xác của thiết kế dựa trên số lượng mẫu thử và thống kê về số lượng các thông báo của UVM Testbench.

## Kết quả kiểm tra hành vi thiết kế

Việc kiểm tra hành vi thiết kế được nhóm thực hiện thông qua các mệnh đề Concurrent Assertion định nghĩa ở Hình 3.25, kết quả các mệnh đề Concurrent Assertion này cũng được in ra text file chứa kết quả của môi trường UVM Testbench.

Ở Hình 4.8, kết quả của các mệnh đề được in ra ở text file chứa các thông báo. Tên của mệnh đề Assertion và thời điểm kết quả mệnh đề được xem như thành công hay vi phạm cũng được hiển thị ở đầu thông báo.



Hình 4.8: Kết quả mệnh đề Concurrent Assertion

Kiểm tra kết quả dạng sóng tại thời điểm các kết quả mệnh đề Assertion thành công ở Hình 4.8 để kiểm tra hành vi của tín hiệu điều khiển và kết quả mệnh đề có khớp với nhau hay không thông qua Hình 4.9.

A screenshot of a computer screen

Description automatically generated

Hình 4.9: Waveform các tín hiệu điều khiển của DUT

Xét tín hiệu điều khiển adder\_en, bias\_en và kết quả mệnh đề Assertion của 2 tín hiệu này ở Hình 4.8 và Hình 4.9, có thể thấy mệnh đề Assertion của adder\_en thành công ở hai thời điểm là 1530ns và 1750ns – một chu kỳ sau khi tín hiệu adder\_en tích cực và sau khi buffer\_valid tích cực 5 chu kỳ. Tương tự đối với tín hiệu bias\_en tích cực sau buffer\_valid 15 chu kỳ, do đó mệnh đề Assertion của bias\_en được xêm như thành công tại thời điểm 1730ns – sau khi bias\_en tích cực một chu kỳ.

# TỔNG KẾT

## Kết luận

Từ khi ra đời, UVM đã được chứng minh là một Framework mạnh mẽ, đóng vai trò thiết yếu cho người kỹ sư kiểm tra thiết kế, đặc biệt trong quá trình xây dựng một môi trường kiểm tra có tính nhất quán, dễ quản lý và hỗ trợ khả năng hiệu chỉnh và điều khiển môi trường. Điểm nổi bật của UVM đó là hỗ trợ tối đa về khả năng tự động hoá cũng như tái sử dụng môi trường thông qua các lớp và đa dạng phương thức tích hợp của thư viện cũng như các tiện ích được cung cấp bởi UVM Factory, nhờ đó hỗ trợ việc xây dựng một môi trường kiểm tra cho một thiết kế mạch số phức tạp trở nên hệ thống hoá hơn.

Thông qua quá trình tìm hiểu, nghiên cứu và thực hiện đề tài, nhóm đã hoàn thành việc xây dựng một môi trường kiểm tra dựa trên phương pháp và kiến trúc môi trường kiểm tra UVM, cùng với một số hiệu chỉnh và áp dụng các tính năng, cơ chế kiểm tra như SVA và DPI của SystemVerilog để hoàn thiện môi trường cho thiết kế CNN IP với các tính năng cụ thể. Thông qua tiến hành mô phỏng môi trường kiểm tra, môi trường đã đảm bảo được các tính năng cơ bản của từng thành phần bên trong, quá trình và kết quả mô phỏng của môi trường được nhóm điều khiển và theo dõi thông qua các Script tự động hóa môi trường và text file lưu quá trình thực hiện và kết quả mô phỏng.

Điểm mạnh của môi trường được nhóm xây dựng đó là khả năng kiểm tra hành vi của thiết kế trong quá trình hoạt động thông qua việc sử dụng cơ chế Assertion để kiểm tra các tín hiệu điều khiển. Việc ứng dụng tính năng Direct Programming Interface cũng hỗ trợ Testbench có khả năng giao tiếp với một lớp tính toán được viết bằng ngôn ngữ lập trình C/C++, từ đó hỗ trợ việc xây dựng mô hình tin cậy có khả năng chạy trên nhiều nền tảng khác nhau.

## Giới hạn đề tài

Trong quá trình thực hiện đề tài, nhóm gặp phải một số giới hạn bao gồm chưa đủ thời gian để nghiên cứu sâu về các tính năng cũng như kỹ thuật nâng cao trong việc xây dựng và hiệu chỉnh môi trường UVM, bao gồm kỹ thuật xây dựng nhiều Interface, Agent hoặc Environment khác bên trong UVM Testbench để hỗ trợ việc kiểm tra nhiều submodule lớn bên trong thiết kế cần kiểm tra; sử dụng config\_db để hiệu chỉnh môi trường UVM Testbench. Nhóm cũng đang trong quá trình xây dựng nhiều Sequence khác nhau để kiểm tra thiết kế thay vì chỉ đang sử dụng Sequence có chức năng khởi tạo các giá trị ngẫu nhiên với ràng buộc “constraint”. Nhóm cũng chưa đủ thời gian và tài liệu nghiên cứu về cơ chế UVM Register Abstract Layer (RAL), còn được gọi là UVM Register Model, đây là cơ chế hỗ trợ người thiết kế môi trường kiểm tra thực hiện việc kiểm tra các phần tử nhớ bên trong DUT theo dạng xây dựng các lớp với các cơ chế truy cập bộ nhớ front-door và back-door, đây cũng chính là một trong những tính năng mạnh mẽ được cung cấp bởi UVM.

## Hướng phát triển

Hiện tại trước khi bảo vệ khoá luận, nhóm vẫn đang nghiên cứu để phát triển hoàn chỉnh môi trường kiểm tra. Cụ thể nhóm đang thực hiện phát triển môi trường kiểm tra cho một mô hình CNN IP Shuffle Net V2 dựa trên môi trường của thiết kế Lenet5, để hiện thực điều này nhóm cần chỉnh sửa một số lớp để phù hợp với thiêt kế mới bao gồm Interface, Sequence Item, Sequence, Driver, Monitor và Scoreboard. Tuy đã hoàn thành giai đoạn xây dựng các thành phần cơ bản của môi trường, nhóm vẫn đang nghiên cứu để xây dựng mô hình tin cậy cho Scoreboard của thiết kế Shuffle Net V2. Ở mô hình tin cậy này nhóm lựa chọn phương pháp kiểm tra black-box, từ mô tả đầu vào và đầu ra của thiết kế và một mô hình tin cậy có sẵn uy tín (Mô hình Pytorch ShuffleNet\_v2\_x0\_5) được sự ủng hộ rộng rãi từ cộng đồng, nhóm sử dụng mô hình này cho quá trình kiểm tra kết quả của UVM Testbench, việc này giúp đảm bảo độ chính xác của quá trình kiểm tra chức năng mạch.

**TÀI LIỆU THAM KHẢO**

[1] Accellera Systems Initiative (Accellera), “Universal Verification Methodology (UVM) 1.2 Class Reference”, June 2014

[2] Accellera Systems Initiative (Accellera), “Universal Verification Methodology (UVM) 1.2 User’s Guide”, June 2014

[3] “IEEE Standard for SystemVerilog: Unified Hardware Design, Specification and Verification Language”, IEEE Std 1800-2005

[4] Chris Spear, “SystemVerilog for Verification: A Guide to Learning the Testbench Language”, 3rd Edition, Synopsys, Inc, 2012

[5] N.Bheema Rao, Srikanth Konale, “C-based Predictor for Scoreboard in Universal Verification Methodology”, IEEE International Conference on Advances in Engineering & Technology Research (ICAETR – 2014), 2014

[6] N B Harshitha, Praveen Kumar Y G, M Z Kurian, “An Introduction to Universal Verification Methodology for the digital design of Integrated circuits (IC’s); A Review”, 2021 International Conference on Artificial Intelligence and Smart Systems (ICAIS), 2021

[7] Siemens Digital Industries Software, “Universal Verification Methodology – UVM Cookbook”, SEIMEN Verification Academy, 2021

[8] Ando Ki, “Tutorial on DPI (Direct Programming Interface)”, https://github.com

[9] Kumar Khandagle, “UVM for Verification”, https://www.udemy.com

[10] Kumar Khandagle, “SystemVerilog Assertion (SVA) for Newbie”, https://www.udemy.com

[11] David Rich, “Siemens Digital Industries Software - The Missing Link: The Testbench to DUT Connection”, SEIMEN Verification Academy, 2018

[12] Dr. A. K. Kureshi, “UVM Architecture for Verification”, International Journal of Electronics and Communication Engineering & Technology (IJECET), 2016