

### Budapesti Műszaki és Gazdaságtudományi Egyetem

Villamosmérnöki és Informatikai Kar

# Logikai tervezés házi feladat Videó feldolgozás: Sobel éldetektálás

Hantos Márton (I6FRZS)

Fucskó Norbert (A50PVY)

## Tartalomjegyzék

Házi feladat specifikációja	3
1.1. Házi feladat kiírás	3
1.2. Magasszintű leírása a feladatnak	3
1.3. Megvalósítás FPGA-n	3
2. Implementáció	5
2.1. Top level	5
2.2. Sobel Wrapper	5
2.3. Line buffer	6
2.3.1. Line delay	8
2.4. Edge detector	9
3. Dizájn tesztelése	12
Függelék	14

## 1. Házi feladat specifikációja

#### 1.1. Házi feladat kiírás

Az egység 8 bites RGB értékeket tartalmazó videón végez éldetektálást Sobel algoritmus segítségével. A be- és kimenet a Logsys Kintex-7 kártya HDMI interfésze, ennek megvalósítása nem része a házi feladatnak, kész modulként rendelkezésre áll.

#### 1.2. Magasszintű leírása a feladatnak

A feladat HDMI interfészen keresztül videót feldolgozni, azon éldetektálást elvégezni. Ennek elvégzéséhez egy PC HDMI portját csatlakoztattuk a Logsys Kintex-7 kártya HDMI bemenetére, kimenete pedig egy monitornak adta a feldolgozott jelet.

Az éldetektálás Sobel algoritmus segítségével valósult meg, melyben egy vízszintes és egy függőleges Sobel operátorral konvolváltuk a bemeneti videót. Mindkét esetben egy 3x3-as méretű kernelt csúsztatunk végig a képeken, és lépésenként előáll egy szám a konvolúció eredményeként. A konvolúció definíciója:

$$(k*I)(x,y) = \sum_{u=-n}^{n} \sum_{v=-n}^{n} k(u,v)*I(x-u,y-v)$$

Ahol I(x, y) az y. képsor x. pixele, k pedig a kernel. A két kernel közül  $G_x$  a függőleges élek detektálására alkalmas szűrő, míg  $G_y$  a vízszintes élek detektálására használatos.

$$G_{x} = \begin{bmatrix} +1 & 0 & -1 \\ +2 & 0 & -2 \\ +1 & 0 & -1 \end{bmatrix}$$

$$G_{y} = \begin{bmatrix} +1 & +2 & +1 \\ 0 & 0 & 0 \\ -1 & -2 & -1 \end{bmatrix}$$

## 1.3. Megvalósítás FPGA-n

Funkcionálisan 4 nagyobb részre osztható a probléma megoldása: egyrészt az FPGA-ban a HDMI kapcsolatot megvalósító bemeneti-, illetve kimeneti interfészek, az algoritmus megvalósításához pedig a sorok tárolásához szükséges sorbuffer, végül pedig az éldetektálást végző kernel.

A HDMI átalakító modulból a hagyományos videójelek érkeznek, ezek a színenként 8 bites pixel értékek, egy horizontális- és vertikális szinkron jel (hsync, vsync), illetve az aktuálisan érkező pixel láthatóságát mutató jel (de), a pixelek egymás után folyamként érkeznek. A Sobel algoritmus a képen egy 3x3 méretű kernelt húz végig, tehát egyszerre 9 pixelt kell biztosítani az algoritmust megvalósító modulnak.

	1	2	3		
	4	5	6		
	7	8	9		

1-1. Sorok tárolása

A fenti ábrán látható, hogy ahhoz, hogy 9 pixelt biztosítsunk az éldetektálást végző modulnak, szükséges eltárolni a képből 2 egész sort, illetve még 3 pixelt. Ezt a feladatot a sorbuffer látja el, tehát az a feladat, hogy egy olyan modult tervezzünk, ami egy sor késleltetéssel biztosítja a feldolgozandó pixel mellett a körülötte levő pixeleket is egyidejűleg.

Végül pedig magát az éldetektálást megvalósító modul szükséges, ez a modul a csatornánként beérkező pixeleken elvégzi az éldetektálást. A modul kimenetén 255 vagy 0 jelenik meg annak a függvényében, hogy van-e él, vagy sem, tehát az élek teljesen fehér pixelek lesznek, ahol nincsenek élek azok pedig feketék.


## 2. Implementáció

Az implementáció során a specifikációban említett 2 általunk megvalósított modulnak létrehoztunk egy burkoló modult, így az egész egy egységként példányosítható a top modulban.

A modulok egymás között a HDMI vevő által biztosított hagyományos videó jel formátumot használják a pixelek átadására, így a sorbuffer bemenetén is ilyen adatot vár. Az általunk megvalósított Sobel feldolgozó egységnek elég a feldolgozandó pixelhez tartozó szinkronizációs jeleket átadni, az őt körülölelő 8 további pixelnek csak a 8 bites értéke szükséges.

#### 2.1. Top level

A feladat megoldása során az elkészült modult Sobel Wrapper néven illesztettük be a HDMI receiver és HDMI transmitter modulok közé. A HDMI receiver és transmitter közvetlenül a kártyán található HDMI csatlakozók lábaira vannak kötve.




2-1. Top level blokkvázlata

## 2.2. Sobel Wrapper

A Sobel Wrapper modul feladata, hogy a bemeneti három színcsatornához példányosítsa háromszor a line buffer és az edge detector modulokat. Ezeken külön-külön végrehajtódnak a lentebb kifejtett műveletek, majd előáll mindhárom csatornára egy *edge\_out* érték, ami azt jelzi, hogy az adott pixel környezetében lett-e él detektálva vagy sem.

A modul kimenetei a *hsync\_out*, *a vsync\_out*, és *de\_out*, melyek a HDMI vezérlőjelek megfelelően elkésleltetve, illetve csatornánként 8 bit, tehát összesen 24 bit RGB pixelérték. Mivel az edge detector csatornánként 1 bitet ad ki, ezért a wrapper felelős azért, hogy a három érték VAGY kapcsolatát képezze, illetve a kimeneti *blue\_o*, *green\_o*, és *red\_o* 

mindegyik bitjére ezt az eredményt állítsa be. Ennek az az eredménye, hogy ha bármelyik csatornán él kerül detektálásra, akkor mind a három csatornára a kimeneti bitek értéke egyesével 1 lesz, tehát egy vastagabb vonalat fogunk érzékelni, ellenkező esetben pedig természetesen 0 lesz az összes kimeneti bit értéke. Ez csupán személyes preferencia, akár csatornánként adhatnánk különböző kimeneti jelet, viszont ez minimálisan változtatna a végső kép esztétikáján.




2-2. Sobel Wrapper modul blokkvázlata

A line buffer és az edge detector megvalósításában benne van a *hsync*, *vsync*, *de* késleltetése, de ez minden csatornára megegyező eltolás lesz, így bár létrehoztunk 3 széles *hsync\_dl*, *vsync\_dl*, *de\_dl* regisztereket, de csupán az egyik (piros csatorna) jeleit vezettük a kimenetre.

#### 2.3. Line buffer

A rendszerben a pixelsorok eltárolását, illetve egyszerre a 9 feldolgozandó pixel biztosítását a line buffer végzi. A rendszer blokkvázlata az alábbi ábrán látható:



2-3. Line buffer blokkvázlata

A modul bemenetére a hagyományos videó jeleket kapja. Ahhoz, hogy a modulban az érkező kép egymás alatti pixeleit tudja kiadni, késleltetni kell a beérkező jelet egy sorral, ezzel egyidejűleg pedig CLB flip-flopokba tárolja a modul a pixeleket. A késleltetési feladatot a line delay modul látja el.

A line buffer feladata továbbá, hogy a kép széleinél megvalósítsa a paddinget, erre azt a megoldást használtuk, hogy a bemeneti pixelt akkor kapja meg a line delay modul, ha az adott pixel a kép látható tartományában van, egyébként 0 érték kerül bele.

Mivel a videó felbontása a feldolgozás során ismeretlen, ezért a hsync jel felfutó élét használtuk a line delay modulok reseteléséhez, ez a belső megvalósítás miatt szükséges (cirkuláris buffer, részletesebben a modul leírásánál).

Ahhoz, hogy az aktuálisan feldolgozott pixellel (tehát ebben az esetben az 5-ös indexű pixellel) szinkronban érkezzenek a hozzá tartozó video control jelek, ezért azokat is el kell késleltetni, hogy a kép megfelelően jelenjen meg a monitoron.


A Line buffer modul példányosításánál megadható a maximális sorméret (beleszámolva a blanking pixeleket is). Mi az alkalmazásunk során ezt az értéket 2200-ra választottuk meg, hagyományos blanking paraméterekkel így a rendszer képes helyesen feldolgozni egy 1600x900-as képet. A paraméter értéke ebben a dizájnban a Sobel Wrapper példányosítása során adható meg.

#### A modul működése szimuláción

A modul működését szimulációval ellenőriztük. A bemeneti jeleket a szimuláció során generáltuk úgy, hogy két számlálót léptettünk. A szimulációban egy kép szélessége 30 pixel, a pixelek értékei az adott képen belül az aktuális pozíciójuk (tehát a  $h\_cntr + 30 * v\_cntr$ ), ebből az első 22 pixel található a látható tartományban. A hsync jel a soron belül a 24. pixelnél 1 értékű, egyébként 0, ezzel szimulálva a hsync impulzusszerű működését.


Az első hullámformán azt ellenőrizzük, hogy a kimenő pixelek a 9 elemű pixel mátrixban egymáshoz képest pontosan jó időzítéssel vannak elkésleltetve, vagyis a 9 kimeneti pixel

valóban a specifikációban szemléltetett módon helyezkedik el egymáshoz képest. Ez azt jelenti a szimulációs beállításnak megfelelően, hogy az 1, 2, 3-as indexű pixelek egymást követő értékek, a 4, 5, 6 ezekkel képest 30-cal, a 7, 8, 9 pixelek pedig ezekhez képest 60-nal vannak elkésleltetve. A hullámformán más színnel jelöltük a középső (5-ös indexű) pixelt.



2-4. Line buffer kimeneti pixelek szimulációja

Az ábráról leolvasható, hogy a pixelek egymáshoz képesti eltolása jól működik. A következő lépés a bemeneti generált adatok ismeretében a kimeneti videó vezérlő jelek késleltetésének az ellenőrzése. A következő ábra ezt szemlélteti:




2-5. Line buffer videó control jel szimulációja

Az ábráról leolvasható, hogy a *de* és *hsync* késleltetett kimeneti videó vezérlő jelek szinkronban vannak a bemeneti generált jellel, így ez szimulációs környezetben igazolja a modul működését.

#### 2.3.1. Line delay

A line buffer modulban az adatok késleltetését egy line delay nevű modul segítségével valósítottuk meg. Egy line delay modul pontosan egy sorral késlelteti el az adatokat. Mivel a videójelekben nagyságrendileg több, mint ezer darab esetünkben 8 bites pixel értéket kell eltárolni, ezért az FPGA BRAM erőforrásait használtuk a késleltetés megvalósítására. Lényegében shift regiszter-szerű működést szeretnénk elérni, erre a cirkuláris buffer nyújtott megoldást.

A modulként felhasznált dual port memóriák címzésével valósítható meg a cirkuláris működés. A címzést két pointer adja, ezek az írási (*wr\_ptr*) és olvasási (*rd\_ptr*) pointerek. Cirkuláris buffer működése során a *rd\_ptr* pont egy egész sornyival a *wr\_ptr* előtti érték. Viszont a mi esetünkben, ha már fel van töltve a buffer, tulajdonképpen a *rd\_ptr*-t követi közvetlen a *wr\_ptr*, ezért így valósítottuk meg a késleltetés címzését.




2-6. Line delay modul blokkvázlata

A fenti ábrán látható a modul blokkvázlata, a *rd\_ptr* értéke egy számláló kimenete, a *wr\_ptr* értéke pedig az előbb említett logika alapján a *rd\_ptr* értéke egy órajellel elkésleltetve.

#### 2.4. Edge detector

Az Edge detector modul végzi el az éldetektálás műveletét, tehát összekonvolválja a 3x3-as kernelt a 9 bemeneti pixelértékkel. Az alábbi ábrán látható a blokkvázlata az edge detector funkcionalitásának.



2-7. Edge detector működésének blokkvázlata.

A konvolválás eredményeképp két értéket kapunk, ami azt adja meg, hogy egy adott pixel környezetében van-e függőleges, illetve vízszintes él. Ebből egy értéket akarunk előállítani, melyet egy küszöbértékhez hasonlítva megkaphatjuk, hogy van-e él a pixel környezetében vagy sem. Ez többféle módon is lehetséges:

- Az első lehetőség a két érték négyzetösszegének a gyökét venni. Két szám négyzetét előállítani és összeadni őket nem túl hardverintenzív, hiszen MAC műveletekkel megoldható a probléma, viszont a gyökképzés feleslegesen növelné a hardverigényt, illetve a komplexitást.
- A második opció, hogy a két érték abszolút értékeinek a maximumát vesszük és ezt hasonlítjuk a küszöbértékhez. Ez logikailag ekvivalens azzal, ha mindkét értéket összehasonlítjuk a küszöbértékkel és a küszöbérték -1-szeresével.

A két lehetőség esztétikailag nagyon hasonló eredményt adna, ezért tekintettel a hardverigényekre az utóbbi megoldást választottuk az implementációban.

További észrevétel, hogy a Sobel szűrő során felhasznált szorzótényezők mindegyike vagy 0, vagy az abszolút értéke 2-nek valamelyik hatványa. Ez azt jelenti, hogy a szorzás során nincs szükségünk DSP blokkokra, mivel egyszerűen shifteléssel vagy az adott bit 0-ba állításával elvégezhető ez a művelet. A szintézis után a reportot megtekintve felfedezhető, hogy ez optimalizálásra is került, mivel egy DSP blokkot sem használ az FPGA.

Megemlítendő még, hogy a *vertical\_sobel\_out* és a *horizontal\_sobel\_out* miért lettek 11 bit szélesek. Ezt azért választottuk meg így, mert a legnagyobb elképzelhető abszolútértékük 4\*255 = 1020. Ez abból következik, hogy egy sor/oszlop együtthatói +1, +2, +1 vagy ennek -1-szeresei, amit összegezve és megszorozva a legnagyobb lehetséges pixel értékkel 1020-at kapunk. Ha csak szimplán pozitív értékekkel számolnánk, akkor erre 10 bit elég lenne, viszont mivel ez egy signed regiszter, ezért 11 bit nagyságúnak kell lennie.


A modul belsejében kezeljük a *hsync*, *vsync*, *de* jelek késleltetését is, melyet egy 2 bit szélességű shift regiszterrel valósítottunk meg, mivel a kimenet előállítása is 2 órajel késleltetéssel történik meg a pixelek mintavételezéséhez képest.

#### A modul működése szimuláción

A modul tesztelése során megvizsgáltuk a pixel értékek és a *horizontal\_sobel\_out* és *vertical\_sobel\_out* helyes működését. A kombinációk az alábbi ábrán láthatóak. A következő esetek kerültek tesztelésre:


- 1. Minden pixel 0, ekkor mindkét kimenet helyesen 0.
- 2. Horizontális él, ahol a kép egyik és másik oldala között maximális az eltérés (0-255), ekkor a *horizontal\_sobel\_out* helyesen -1020.
- 3. A kép közepén függőlegesen 0-tól eltérő azonos értékek, a többi pozícióban pedig 0. Ekkor nem lesz él detektálva, és mindkét Sobel művelet kimenete 0.
- 4. Vertikális él, ahol a kép egyik és másik oldala között maximális az eltérés. Ebben az esetben is -1020 lesz a megfelelő sobel out kimenet értéke.
- 5. Horizontális és vertikális él is található a képen, ekkor látható, hogy mindkét sobel\_out kimeneti érték 0-tól eltérő.

- 6. Előző eset, de kisebb eltérésekkel, ekkor látható, hogy az *edge\_out* nem vált 1-be.
- 7. Diagonális él, ebben az esetben is sikeres az éldetektálás.
- 8. Teszt eset, ahol minimálisan nagyobb az egyik sobel\_out, mint a küszöbérték (itt a *THRESHOLD* 400).



2-8. Edge detector modul szimulációja, a -... értékek helyén -1020 szerepel.

Az alábbi ábrán pedig látható, hogy a *hsync*, *vsync*, *de* jelek is megfelelően lettek késleltetve, hiszen a modul bemenete és kimenete között 2 órajel késleltetés van, ez teljesül ezekre a jelekre is. Továbbá megfigyelhető, hogy az edge\_out jel is helyesen vált a 2 sobel\_out jel és a *THRESHOLD* függvényében.



2-9. Edge detector szimulációja, feltüntetve a hsync, vsync, de jeleket.

## 3. Dizájn tesztelése

A Vivado 2021.2-es szoftverrel a projektből generáltunk egy bitstreamet, azt pedig a tanszéki Logsys Kintex-7 kártyára töltöttük fel.

A szintézis után megvizsgáltuk a Report fájlt is, mely tartalmazza, hogy milyen erőforrásokat használtunk fel. Itt látható, hogy az erőforrásigény viszonylag alacsony, még a három csatorna párhuzamos feldolgozása ellenére is, illetve az előzetes várakozásnak megfelelően a felhasznált DSP blokkok száma 0. Ezek az alábbi képeken láthatóak:

1. Slice Logic

+-		+-		+-		+		+		+-		+
Ī	Site Type	٠.					Prohibited	•		•		
1	Slice LUTs*	+- 	671		0	Ī	0		41000		1.64	
	LUT as Logic	I	647	I	0	I	0	I	41000		1.58	I
I	LUT as Memory	I	24	I	0	I	0	I	13400	I	0.18	I
I	LUT as Distributed RAM	I	24	I	0	I		I		I		I
I	LUT as Shift Register	Ī	0	I	0	I		I		I		I
I	Slice Registers	Ī	792	I	0	I	0	I	82000	I	0.97	I
I	Register as Flip Flop	Ī	792	Ī	0	I	0	I	82000	I	0.97	I
I	Register as Latch	Ī	0	I	0	I	0	I	82000	I	0.00	I
ı	F7 Muxes	ı	8	ı	0	I	0	I	20500	ı	0.04	I
I	F8 Muxes	Ī	0	Ī	0	I	0	I	10250	l	0.00	Ī
+-		+-		+-		+		+		+-		+


2. Memory

3. DSP

-----

+-----+
| Site Type | Used | Fixed | Prohibited | Available | Util% |
+-----+
| DSPs | 0 | 0 | 0 | 240 | 0.00 |

## A dizájn működés közben:



A kimeneti képen látható, hogy az éleket jól detektálja a rendszer. A 0 padding miatt a kép körül egy fehér keret fedezhető föl.

## Függelék

```
hdmi_top:
`timescale 1ns / 1ps
// Company:
// Engineer:
// Create Date: 04/03/2019 04:56:58 PM
// Design Name:
// Module Name: hdmi_top
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
// Dependencies:
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
module hdmi top(
                    clk100M,
  input wire
   input wire
                    rstbt,
  output wire [7:0] led_r,
   input wire [7:0] sw,
```

```
inout wire [3:0] bt,
               hdmi_rx_d0_p,
input wire
input wire
               hdmi rx d0 n,
               hdmi_rx_d1_p,
input wire
input wire
                hdmi rx d1 n,
                hdmi_rx_d2_p,
input wire
input wire
                hdmi rx d2 n,
                hdmi_rx_clk_p,
input wire
input wire
                hdmi_rx_clk_n,
input wire
               hdmi_rx_cec,
output wire
                 hdmi rx hpd,
                 hdmi_rx_scl,
input wire
inout wire
                 hdmi_rx_sda,
                 hdmi_tx_d0_p,
output wire
output wire
                 hdmi tx d0 n,
output wire
                 hdmi_tx_d1_p,
output wire
                 hdmi tx d1 n,
                 hdmi_tx_d2_p,
output wire
```

```
hdmi tx d2 n,
  output wire
  output wire
                 hdmi tx clk p,
                hdmi_tx_clk_n,
hdmi_tx_cec,
hdmi_tx_hpdn,
hdmi_tx_scl,
  output wire
  input wire
  input wire
  input wire
                 hdmi_tx_sda
  input wire
//* Generating the 200 MHz reference clock for the IDELAYCTRL.
wire clk200M;
wire pll clkfb;
wire pll_locked;
PLLE2 BASE #(
  .BANDWIDTH("OPTIMIZED"), // OPTIMIZED, HIGH, LOW
  .CLKFBOUT MULT(10),
                               // Multiply value for all CLKOUT, (2-64)
  .CLKFBOUT PHASE (0.0),
                               // Phase offset in degrees of CLKFB, (-
360.000-360.000).
  .CLKIN1_PERIOD(1000.0 / 100.0), // Input clock period in ns to ps reso-
lution (i.e. 33.333 is 30 MHz).
  .CLKOUTO DIVIDE (5),
                               // CLKOUTO DIVIDE - CLKOUT5 DIVIDE: Divide
amount for each CLKOUT (1-128)
  .CLKOUT1 DIVIDE (1),
  .CLKOUT2 DIVIDE(1),
  .CLKOUT3 DIVIDE(1),
  .CLKOUT4 DIVIDE(1),
  .CLKOUT5 DIVIDE(1),
  .CLKOUTO_DUTY_CYCLE (0.5), // CLKOUTO_DUTY_CYCLE -
CLKOUT5 DUTY CYCLE: Duty cycle for each CLKOUT (0.001-0.999).
  .CLKOUT1 DUTY CYCLE(0.5),
  .CLKOUT2 DUTY CYCLE(0.5),
  .CLKOUT3 DUTY CYCLE(0.5),
  .CLKOUT4 DUTY CYCLE(0.5),
  .CLKOUT5_DUTY_CYCLE(0.5),
  .CLKOUTO PHASE (0.0),
                               // CLKOUTO PHASE - CLKOUT5 PHASE: Phase
offset for each CLKOUT (-360.000-360.000).
  .CLKOUT1 PHASE (0.0),
  .CLKOUT2 PHASE (0.0),
  .CLKOUT3 PHASE (0.0),
  .CLKOUT4 PHASE (0.0),
  .CLKOUT5 PHASE (0.0),
                               // Master division value, (1-56)
  .DIVCLK DIVIDE(1),
                         // Reference input jitter in UI, (0.000-
  .REF JITTER1(0.0),
  .STARTUP_WAIT("FALSE") // Delay DONE until PLL Locks,
("TRUE"/"FALSE")
) clk_generator1 (
  .CLKOUTO (clk200M),
                               // 1-bit output: CLKOUT0
```

```
.CLKOUT1(),
                                    // 1-bit output: CLKOUT1
                                     // 1-bit output: CLKOUT2
   .CLKOUT2(),
                                    // 1-bit output: CLKOUT3
   .CLKOUT3(),
                                   // 1-bit output: CLKOUT4
   .CLKOUT4(),
                                   // 1-bit output: CLKOUT5
   .CLKOUT5(),
                                    // 1-bit output: Feedback clock
   .CLKFBOUT (pll clkfb),
                                   // 1-bit output: LOCK
   .LOCKED (pll locked),
   .CLKIN1 (clk100M),
                                   // 1-bit input: Input clock
                                   // 1-bit input: Power-down
   .PWRDWN (1'b0),
   .RST(rstbt),
                                    // 1-bit input: Reset
                                    // 1-bit input: Feedback clock
   .CLKFBIN(pll clkfb)
);
wire rst;
assign rst = ~pll locked;
wire clk 200M;
BUFG BUFG 200M (
   .O(clk 200M),
   .I(clk200M)
);
wire rx clk, rx clk 5x;
wire [7:0] rx red, rx green, rx blue;
wire rx dv, rx hs, rx vs;
wire [5:0] rx status;
hdmi rx hdmi rx 0(
  .clk 200M(clk 200M),
   .rst(rst),
   .hdmi rx cec(hdmi rx cec),
   .hdmi rx hpd(hdmi rx hpd),
   .hdmi_rx_scl(hdmi_rx_scl),
   .hdmi rx sda(hdmi rx sda),
   .hdmi_rx_clk_p(hdmi_rx_clk_p),
   .hdmi rx clk n(hdmi rx clk n),
   .hdmi rx d0 p(hdmi rx d0 p),
   .hdmi_rx_d0_n(hdmi_rx_d0_n),
   .hdmi_rx_d1_p(hdmi_rx_d1_p),
   .hdmi_rx_d1_n(hdmi_rx_d1_n),
   .hdmi_rx_d2_p(hdmi_rx_d2_p),
   .hdmi rx d2 n(hdmi rx d2 n),
   .rx clk(rx clk),
   .rx clk 5x(rx clk 5x),
   .rx red(rx red),
  .rx_green(rx_green),
  .rx blue(rx blue),
   .rx dv(rx dv),
   .rx hs(rx_hs),
   .rx vs(rx vs),
   .rx status(rx status)
```

```
// Loopback
// Replace with image processing block
wire [7:0] tx_red, tx_green, tx_blue;
wire tx_dv, tx_hs, tx_vs;
// Instantiate wrapper
sobel wrapper#(
   .MAX LINE WIDTH (2200)
)sobel_wrapper_u(
   .clk(rx_clk),
   .rst(rst),
   .red_i(rx_red),
   .green_i(rx_green),
   .blue i(rx blue),
   .de(rx_dv),
   .hsync(rx hs),
   .vsync(rx_vs),
   .red o(tx red),
   .green_o(tx_green),
   .blue o(tx blue),
   .de_out(tx_dv),
   .hsync_out(tx_hs),
   .vsync_out(tx_vs)
);
hdmi tx hdmi tx 0(
   .tx clk(rx clk),
   .tx clk 5x(rx clk 5x),
   .rst(rst),
   .tx_red(tx_red),
   .tx_green(tx_green),
   .tx_blue(tx_blue),
   .tx dv(tx dv),
   .tx_hs(tx_hs),
   .tx vs(tx vs),
   .hdmi_tx_clk_p(hdmi_tx_clk_p),
   .hdmi_tx_clk_n(hdmi_tx_clk_n),
   .hdmi_tx_d0_p(hdmi_tx_d0_p),
   .hdmi tx d0 n(hdmi tx d0 n),
   .hdmi_tx_d1_p(hdmi_tx_d1_p),
   .hdmi_tx_d1_n(hdmi_tx_d1_n),
   .hdmi_tx_d2_p(hdmi_tx_d2_p),
   .hdmi_tx_d2_n(hdmi_tx_d2_n)
assign led r = {pll locked, 1'b0, rx status};
endmodule
```

sobel\_wrapper.v:

```
// this is a wrapper for sobel edge detection
// it uses dp ram, edge detector, line buffer, and line delay modules
// the wrapper receives 24 bit color image and produces 24 bit edge
image
// inside the wrapper the modules are created 3 times, for r, g, b
channels
module sobel wrapper#(
    MAX LINE WIDTH = 2100
) (
    input
                clk,
    input
                 rst,
    input [7:0] red i,
    input [7:0] green i,
    input [7:0] blue i,
    input
                 hsync,
    input
                 vsync,
    input
                 de,
    output [7:0] red o,
    output [7:0] green o,
    output [7:0] blue o,
    output
                 hsync out,
    output
                 vsync out,
    output
                 de out
);
wire [2:0] hsync dl, vsync dl, de dl;
wire [7:0] pixel out r [9:1];
wire [7:0] pixel_out_g [9:1];
wire [7:0] pixel_out_b [9:1];
line buffer#(
    .WIDTH (MAX LINE WIDTH)
) line buffer r(
    .clk
                ( clk ),
                ( rst ),
    .rst
    .pixel in
              ( red i ),
    .hsync
                ( hsync ),
    .vsync
                ( vsync ),
    .de
                ( de ),
    .pixel out1 ( pixel out r[1] ),
    .pixel out2 ( pixel out r[2] ),
    .pixel out3 (pixel out r[3]),
    .pixel out4 ( pixel out r[4] ),
    .pixel out5 ( pixel out r[5]),
    .pixel out6 ( pixel out r[6] ),
    .pixel out7 ( pixel out r[7] ),
    .pixel_out8 ( pixel_out_r[8] ),
```

```
.pixel_out9 ( pixel_out_r[9] ),
    .hsync_dl ( hsync_dl[0] ),
    .vsync dl ( vsync dl[0] ),
    .de_dl ( de_dl[0] )
);
line buffer#(
    .WIDTH (MAX_LINE_WIDTH)
) line buffer g(
    .clk(clk),
    .rst(rst),
    .pixel in(green i),
    .hsync(hsync),
    .vsync(vsync),
    .de(de),
    .pixel_out1(pixel_out_g[1]),
    .pixel out2(pixel out g[2]),
    .pixel_out3(pixel_out_g[3]),
    .pixel_out4(pixel_out_g[4]),
    .pixel_out5(pixel_out_g[5]),
    .pixel out6(pixel out g[6]),
    .pixel out7(pixel out g[7]),
    .pixel out8(pixel out g[8]),
    .pixel out9(pixel out g[9]),
    .hsync_dl(hsync_dl[1]),
    .vsync dl(vsync dl[1]),
    .de dl(de dl[1])
);
line buffer#(
    .WIDTH (MAX LINE WIDTH)
) line buffer b(
    .clk(clk),
    .rst(rst),
    .pixel in(blue i),
    .hsync(hsync),
    .vsync(vsync),
    .de(de),
    .pixel_out1(pixel_out_b[1]),
    .pixel out2(pixel out b[2]),
    .pixel out3(pixel out b[3]),
    .pixel_out4(pixel_out_b[4]),
```

```
.pixel out5(pixel out b[5]),
    .pixel_out6(pixel_out_b[6]),
    .pixel out7(pixel out b[7]),
    .pixel out8(pixel out b[8]),
    .pixel out9(pixel out b[9]),
    .hsync dl(hsync dl[2]),
    .vsync dl(vsync dl[2]),
    .de dl(de dl[2])
);
wire edge out r, edge out g, edge out b;
edge detector#(
    .THRESHOLD (100)
)edge detector r(
    .clk(clk),
    .rst(rst),
    .pixel in1(pixel out r[1]),
    .pixel_in2(pixel_out_r[2]),
    .pixel_in3(pixel_out_r[3]),
    .pixel_in4(pixel_out_r[4]),
    .pixel in5(pixel out r[5]),
    .pixel in6(pixel out r[6]),
    .pixel in7(pixel out r[7]),
    .pixel in8(pixel out r[8]),
    .pixel in9(pixel out r[9]),
    .hsync(hsync dl[0]),
    .vsync(vsync dl[0]),
    .de(de dl[0]),
    .hsync out(hsync out),
    .vsync out(vsync out),
    .de out (de out),
    .edge out(edge out r)
);
edge detector#(
    .THRESHOLD (100)
)edge detector g(
    .clk(clk),
    .rst(rst),
    .pixel in1(pixel out g[1]),
    .pixel in2(pixel out g[2]),
    .pixel_in3(pixel_out_g[3]),
    .pixel in4(pixel out g[4]),
    .pixel in5(pixel out g[5]),
    .pixel_in6(pixel_out_g[6]),
```

```
.pixel in7(pixel out g[7]),
    .pixel_in8(pixel_out_g[8]),
    .pixel in9(pixel out g[9]),
    .hsync(hsync dl[1]),
    .vsync(vsync dl[1]),
    .de(de dl[1]),
    .hsync out(),
    .vsync out(),
    .de out(),
    .edge out(edge out g)
);
edge detector#(
    .THRESHOLD (100)
)edge detector b(
    .clk(clk),
    .rst(rst),
    .pixel_in1(pixel_out_b[1]),
    .pixel in2(pixel out b[2]),
    .pixel_in3(pixel_out_b[3]),
    .pixel_in4(pixel_out_b[4]),
    .pixel_in5(pixel_out_b[5]),
    .pixel in6(pixel out b[6]),
    .pixel in7(pixel out b[7]),
    .pixel in8(pixel out b[8]),
    .pixel in9(pixel out b[9]),
    .hsync(hsync_dl[2]),
    .vsync(vsync_dl[2]),
    .de(de dl[2]),
    .hsync out(),
    .vsync out(),
    .de out(),
    .edge out(edge out b)
);
assign {blue_o, green_o, red_o} = {24{edge_out_b | edge_out_g |}}
edge_out_r}};
endmodule
```

#### line\_buffer.v:

```
input [7:0] pixel in,
    input
                 hsync,
    input
                 vsync,
    input
                 de,
                 hsync dl,
    output
                 vsync_dl,
    output
    output
                 de dl,
    output [7:0] pixel out1,
    output [7:0] pixel out2,
    output [7:0] pixel out3,
    output [7:0] pixel out4,
    output [7:0] pixel out5,
    output [7:0] pixel out6,
    output [7:0] pixel out7,
    output [7:0] pixel out8,
    output [7:0] pixel out9
);
// Delay video control signals to detect haync rising edge
reg [1:0] hsync dl1;
reg [1:0] vsync dl1;
reg [1:0] de dl1;
always @ (posedge clk) begin
    hsync dl1 <= {hsync dl1[1:0], hsync};</pre>
    vsync dl1 <= {vsync dl1[1:0], vsync};</pre>
    de dl1
             <= {de_dl1[1:0], de};
end
// Hsync rising edge is the reset signal for the line delay modules
wire hsync rise;
assign hsync rise = (~hsync dl1[0] && hsync);
// Output pixel matrix
(* ram style = "registers" *) reg [7:0] pixel matrix [9:1];
wire [7:0] line1;
wire [7:0] line2;
integer i;
always @ (posedge clk) begin
    if (rst) begin
        for (i = 1; i < 9; i = i + 1)
            pixel matrix[i] <= 0;</pre>
    end
    else begin
        pixel matrix[9] <= de ? pixel in : 8'h00;</pre>
```

```
pixel_matrix[8] <= pixel_matrix[9];</pre>
        pixel_matrix[7] <= pixel_matrix[8];</pre>
        pixel matrix[6] <= line1;</pre>
        pixel matrix[5] <= pixel matrix[6];</pre>
        pixel matrix[4] <= pixel matrix[5];</pre>
        pixel matrix[3] <= line2;</pre>
        pixel matrix[2] <= pixel matrix[3];</pre>
        pixel matrix[1] <= pixel matrix[2];</pre>
    end
end
wire [7:0] line1 in;
assign line1 in = de ? pixel in : 8'h00;
line delay#(
    .LINE WIDTH (WIDTH),
    .DATA WIDTH (8)
)linedl 1(
   .clk
                      (clk),
                      ( hsync_rise ),
   .rst
   .data_in
                      ( line1_in ),
                      ( 1'b1
   .data valid
                                 ),
                      ( line1
                                   )
    .data out
);
line delay#(
    .LINE WIDTH (WIDTH),
    .DATA WIDTH (8)
)linedl 2(
   .clk
                      (clk),
   .rst
                      ( hsync rise ),
    .data_in
                       ( line1
                                 ),
   .data valid
                      ( 1'b1
                                   ),
    .data out
                       ( line2
);
// Delay video control signals to align with output pixel
wire [2:0] video control;
wire [2:0] video_control_dl;
assign video_control = {de_dl1[1], vsync_dl1[1], hsync_dl1[1]};
line delay#(
    .LINE_WIDTH (WIDTH + 3),
    .DATA WIDTH (3)
) videoctrl dl(
    .clk
                     (clk
                                  ),
```

```
.rst
                       ( hsync_rise
                                          ),
    .data_in
                       ( video_control
                                          ),
    .data valid
                       ( 1 b1
                       ( video control dl )
    .data out
);
// Output assignment
assign pixel out1 = pixel_matrix[1];
assign pixel out2 = pixel matrix[2];
assign pixel out3 = pixel matrix[3];
assign pixel out4 = pixel matrix[4];
assign pixel out5 = pixel matrix[5];
assign pixel out6 = pixel matrix[6];
assign pixel out7 = pixel matrix[7];
assign pixel out8 = pixel matrix[8];
assign pixel out9 = pixel matrix[9];
assign hsync dl = video control dl[0];
assign vsync_dl = video_control_dl[1];
assign de dl
              = video control dl[2];
endmodule
```

#### line\_delay.v:

```
module line_delay #(
   LINE WIDTH = 1920,
   DATA WIDTH = 8
) (
    input
                              clk,
    input
                               rst,
    input
          [DATA_WIDTH - 1:0] data_in,
    input
                               data valid,
    output [DATA WIDTH - 1:0] data out
);
reg [$clog2(LINE WIDTH) - 1:0] wr ptr;
reg [$clog2(LINE_WIDTH) - 1:0] rd ptr;
// write address construction
always @(posedge clk ) begin
    if (data valid)
       wr ptr <= rd ptr;
end
// read address construction
always @(posedge clk) begin
    if (rst)
```

```
rd ptr <= 0;
   else if (data_valid)
       // if (rd ptr == LINE WIDTH - 1)
       // rd ptr <= 0;
       // else
          rd ptr <= rd ptr + 1'b1;
end
dp ram #(
    .ADDR WIDTH ($clog2 (LINE WIDTH)),
    .DATA WIDTH (DATA WIDTH)
) u_dp_ram(
   .clk
           ( clk
   .we ( data valid ),
   .wr_addr ( wr_ptr
   .wr data ( data in
    .rd addr ( rd ptr
                         ),
   .rd data ( data out )
);
endmodule
```

#### dp\_ram.v:

```
module dp_ram#(
   ADDR WIDTH = 10,
    DATA WIDTH = 32
) (
    input
                                      clk,
    input
                                      we,
               [ADDR_WIDTH - 1 : 0] wr_addr,
    input
    input
                [DATA_WIDTH - 1 : 0] wr_data,
                [ADDR WIDTH - 1 : 0] rd addr,
    input
    output reg [DATA WIDTH - 1 : 0] rd data
);
(* ram style = "block" *)reg [DATA WIDTH - 1 : 0] ram [2**ADDR WIDTH -
1 : 0];
integer i;
initial begin
    for (i = 0; i < 2**ADDR WIDTH; i = i + 1)
        ram[i] <= 0;
end
always @ (posedge clk) begin
    if (we)
        ram[wr addr] <= wr data;</pre>
    rd_data <= ram[rd_addr];</pre>
```

```
end
endmodule
```

#### edge detector.v:

```
// edge detector receives 9 input pixels from line buffer and returns
if there is an edge or not
module edge detector#(
    THRESHOLD = 100 // subject to change
) (
    input clk,
    input rst,
    input [7:0] pixel in1,
    input [7:0] pixel in2,
    input [7:0] pixel in3,
    input [7:0] pixel in4,
    input [7:0] pixel in5,
    input [7:0] pixel in6,
    input [7:0] pixel in7,
    input [7:0] pixel in8,
    input [7:0] pixel in9,
    input hsync,
    input vsync,
    input de,
    output hsync_out,
    output vsync out,
    output de out,
    output reg edge out
);
// vertical and horizontal sobel filter
reg signed [10:0] vertical_sobel_out, horizontal_sobel_out;
always @(posedge clk) begin
    if (rst) begin
        vertical sobel out <= 0;</pre>
        horizontal sobel out <= 0;
    end else begin
        vertical sobel out <= pixel in1 + 2*pixel in2 + pixel in3 -
pixel in7 - 2*pixel in8 - pixel in9;
        horizontal sobel out <= pixel in1 + 2*pixel in4 + pixel in7 -
pixel_in3 - 2*pixel_in6 - pixel_in9;
    end
end
// if the absolute value of the vertical and horizontal sobel filter
is greater than the threshold, then there is an edge
always @(posedge clk) begin
```

```
edge_out <= (vertical_sobel_out > THRESHOLD) || (horizontal_so-
bel_out > THRESHOLD) || (vertical_sobel_out < -1 * THRESHOLD) || (ho-
rizontal_sobel_out < -1 * THRESHOLD);</pre>
end
reg [1:0] hsync_dl = 0;
reg [1:0] vsync dl = 0;
reg [1:0] de dl = 0;
always @(posedge clk) begin
    if (rst) begin
       hsync dl <= 0;
        vsync dl <= 0;</pre>
        de dl <= 0;
    end else begin
        hsync_dl[1:0] <= {hsync_dl[0], hsync};</pre>
        vsync dl[1:0] <= {vsync dl[0], vsync};</pre>
        de dl[1:0] \le {de dl[0], de};
    end
end
assign hsync_out = hsync_dl[1];
assign vsync_out = vsync_dl[1];
assign de_out = de_dl[1];
endmodule
```