



深圳大学
SHENZHEN UNIVERSITY



数字电路

江常坤

第二章 组合逻辑电路

2.1 集成门电路

为什么学习门电路

门电路是构成各种复杂数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。

重点是它们的外部特性，外部特性包括两个内容：
一是输出与输入之间的逻辑关系，即所谓的逻辑功能；
二是外部的电气特性，包括电压传输特性、输入特性、输出特性和动态特性等。

其内部结构和工作原理无需掌握。

为什么学习门电路

在最初的数字逻辑电路中，每个门电路都是用若干个分立的半导体器件和电阻、电容连接而成的。

不难想像，用这种单元电路组成大规模的数字电路是非常困难的，这就严重地制约了数字电路的普遍应用。

随着数字集成电路的同世和大规模集成电路工艺水平的不断提高，今天已经能把大量的门电路集成在一块很小的半导体芯片上，构成功能复杂的“片上系统”。

集成门电路的发展历程

从制造工艺上可以将目前使用的数字集成电路分为**双极型、单极型和混合型**三种。在数字集成电路发展的历史过程中，首先得到推广应用的是双极型TTL 电路。

1961年美国得州仪器公司率先将数字电路元器件制作在同一硅片上，制成数字集成电路（**Integrated Circuits**，简称**IC**）。由于集成电路体积小、重量轻、可靠性好，因而在大多数领域迅速取代分立器件组成的数字电路。

直到20世纪80年代初，这种采用**双极型三极管**组成的TTL型集成电路一直是数字集成电路的主流产品。

TTL 电路也存在着一个严重的缺点：**功耗比较大**。由于这个原因，用TTL电路只能作成：

小规模集成电路：Small Scale Integration，简称 SSI，其中仅包含10个以内的门电路

中规模集成电路：Medium Scale Integration，简称 **MSI**，其中包含10~100个门电路

而无法制作成：

大规模集成电路：Large Scale Integration，简称LSI，其中包含1000~10000 个门电路

超大规模集成电路：Very Large Scale Integration，简称VLSI，其中包含10000个以上的门电路

CMOS集成电路出现于20世纪60年代后期，它最突出的优点在于**功耗极低**，所以非常适合于制作大规模集成电路。

随着CMOS制作工艺不断进步，无论在工作速度还是在驱动能力上，CMOS电路都已不比TTL电路逊色。因此，**CMOS**便逐渐取代TTL而成为当前数字集成电路的**主流产品**。

不过在现有的一些设备中仍旧在使用TTL 电路，所以掌握TTL 电路的基本工作原理和使用知识仍然是必要的。下面介绍CMOS 和 TTL 这两种**目前使用最多的数字集成门电路**。

常用数字集成电路的种类：



- 1。 TTL电路
- 2。 ECL电路（发射极耦合）
- 3。 I²C电路（集成注入）
- 4。 CMOS电路
- 5。 NMOS电路
- 6。 PMOS电路
- 7。 Bi-CMOS电路（双极型CMOS）

主要分为两大类：双极型和MOS型



半导体的开关特性：二极管、三极管、场效应管

一 TTL门电路

以双极型三极管作为开关器件。特点是：速度快、抗静电能力强、集成度低、功耗大。应用于中、小规模集成电路中。



(a)



(b)

双极型三极管的两种类型

(a) NPN 型 (b) PNP 型

一 TTL门电路

TTL门电路分为**54**（军用）和**74**（商用）两大系列，每个系列又有若干子系列。例如**74**系列就有以下子系列：

74××	标准系列
74L××	低功耗系列
74H××	高速系列
74S××	肖特基系列
74LS××	低功耗肖特基系列
74AS××	先进的肖特基系列
74ALS××	先进的低功耗肖特基系列

在标准TTL基础上引入**肖特基**二极管（Schottky Barrier Diode, SBD），解决了标准TTL电路因晶体管进入“深饱和”状态而开关速度受限的问题，让TTL在保持功耗基本不变的情况下，速度实现了质的飞跃。

54系列和74系列具有相同的子系列，两个系列的参数基本相同，主要在电源电压范围和工作环境温度范围上有所不同，54系列适应的范围更大。




见表2-1的比较

表 2 - 1 54 系列与 74 系列的比较

系列	电源电压/V	环境温度/℃
54	4.5~5.5	-55~+125
74	4.75~5.25	0~70

二 CMOS门电路

在CMOS集成电路中，以金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOS管）作为开关器件。



二 CMOS门电路

特点是：集成度高、功耗低、速度慢、抗静电能力差。
应用于大规模集成电路和微处理器。

COMS门电路也有54和74两大系列。

74C××系列的功能及管脚设置均与TTL74系列相同，也有若干个子系列。74C××系列为普通CMOS系列，74HC/HCT××系列为高速CMOS系列，74AC/ACT××系列为先进的CMOS系列，其中74HCT××和74ACT××系列可直接与TTL系列兼容。

三 集成电路的类型

不同代码表示不同类型：

00, 02, 08, 10, 20, 27, 32, 86

00: 4 路 2 输入与非门
02: 4 路 2 输入或非门
08: 4 路 2 输入与门
10: 3 路 3 输入与非门
20: 双路 4 输入与非门
27: 3 路 3 输入或非门
32: 4 路 2 输入或门
86: 4 路 2 输入异或门




图 2-1 4 路 2 输入与非门引脚排列和逻辑图

四 集成逻辑门的主要参数

1. 直流电源电压 U_{CC}

TTL: 5V

CMOS: 5V和3.3V

2. 输入/输出逻辑电平

低电平输入电压 U_{IL} : 能被输入端确认为低电平的电压范围。

高电平输入电压 U_{IH} : 能被输入端确认为高电平的电压范围。

低电平输出电压 U_{OL} : 正常工作时低电平输出的电压范围。

高电平输出电压 U_{OH} : 正常工作时高电平输出的电压范围。

3. 扇出系数

逻辑门在正常工作条件下，门电路输出端最多能驱动同类门电路输入端的数量称为扇出系数。

四 集成逻辑门的主要参数

4. 传输延时 t_p

输入变化引起输出变化所需的时间。

5. 功耗

直流电源电压和电源平均电流的乘积。

五 数字集成电路的使用

1. 类型选择
2. TTL门电路和CMOS门电路的连接

表 2-2 常用系列门电路主要性能参数比较

参数 \ 系列	TTL	ECL	CMOS
功耗	中	大	小
传输延时	中	小	大
抗干扰能力	中	弱	强

如果不满足驱动负载条件，必须增加接口电路。
常用的方法有增加上拉电阻、采用专用接口电路、驱动门并接等。例如，若不满足 U_{OH} （驱动门） $> U_{IH}$ （负载门），则可在驱动门的输出端接上上拉电阻，如图 2-5所示。





图 2-5 TTL 驱动门与 CMOS 负载门的连接



2.2 组合逻辑电路的分析和设计


一 组合逻辑电路的分析

1. 特点

两大类：组合逻辑电路和时序逻辑电路。

组合逻辑电路的特点：

- a. 无反馈，无记忆元件
- b. 任何时刻的输出只与此时刻的输入有关



$$Y_1 = F(x_1, x_2, \dots, x_m)$$

$$Y_2 = F(x_1, x_2, \dots, x_m)$$

$$\vdots$$

$$Y_n = F(x_1, x_2, \dots, x_m)$$

从组合电路逻辑功能的特点不难想到,既然它的输出与电路的历史状况无关,那么电路中就不能包含有存储单元。这就是组合逻辑电路在电路结构上的共同特点。

所谓分析一个给定的逻辑电路,就是要通过分析找出电路的逻辑功能来。通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式,最后得到表示输出与输入关系的逻辑函数式。然后用公式化简法或卡诺图化简法将得到的函数式化简或变换,以使逻辑关系简单明了。为了使电路的逻辑功能更加直观,有时还可以将逻辑函数式转换为真值表的形式。

2. 不变输入情况下组合逻辑电路的分析

2.1 分析步骤

由逻辑门构成的组合逻辑电路，其分析过程通常分为以下三个步骤：

- ① 根据给定的逻辑电路，写出输出函数的逻辑表达式；
- ② 根据已写出的输出函数的逻辑表达式，列出真值表，画出卡诺图；
- ③ 根据逻辑表达式或真值表，判断电路的逻辑功能。

2.2 分析举例

【例2 .1】 分析图2 - 7所示组合逻辑电路的功能。




图 2 - 7 例2 .1电路

解


$$F = \overline{\overline{AB} \overline{BC} \overline{AC}} = AB + BC + AC$$

其真值表如表2 - 3所示。从真值表可以看出，三个输入变量中，当有两个或两个以上的输入变量取值为1时，输出 $F = 1$ ，否则 $F = 0$ 。因此。该电路实际上是对输入变量为“1”的个数的多少进行判断，“多数”为1时，输出 $F=1$ 。如果将A、B、C分别看作三人对某一提案表决，“1”表示赞成，“0”表示不赞成；将F看作对该提案的表决结果，“1”表示提案获得通过，“0”表示提案未获得通过，则该电路便实现了一种按照少数服从多数原则进行投票表决的功能。因此可以判断，该电路是一种“表决电路”。

表2-3 真值表

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

【例】 分析下图所示组合逻辑电路的功能。



解 这是一个多输出函数， 其输出表达式为

$$\begin{cases} F_2 = AB + (A + B)C \\ F_1 = [(A + B) + C][\overline{AB + (A + B)C}] + (AB)C \end{cases}$$

整理上式得

$$\begin{cases} F_2 = AB + AC + BC \\ F_1 = (A + B + C)(\overline{AB + AC + BC}) + ABC \end{cases}$$

真值表

A	B	C	F_2	F_1
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

3. 脉冲输入情况下组合逻辑电路的分析

不同时刻的输入不同时，对应的输出也可能不同。对电路进行分析时，首先将输入分成不同的时段，再确定出每个时段电路的输出，用波形图表示出输入和输出之间对应逻辑关系。

【例2.2】 画出图2-9（a）所示逻辑电路的输出波形。电路的输入波形如图2-9（b）所示。

解 逐个画出各个门电路输出的波形，最后画出逻辑电路的输出波形，如图2-9（c）所示。




图 2-9 例 2.2 的波形图

3. 脉冲输入情况下组合逻辑电路的分析

不同时刻的输入不同时，对应的输出也可能不同。对电路进行分析时，首先将输入分成不同的时段，再确定出每个时段电路的输出，用波形图表示出输入和输出之间对应逻辑关系。

【例2.3】 画出图2-10（a）所示逻辑电路的输出波形。电路的输入波形如图2-10（b）所示。

解 写出电路输出的逻辑表达式

$$\begin{aligned} Z &= \overline{\overline{A+B+D+\bar{C}+D}} = (\overline{A+B+D})(\bar{C}+D) \\ &= \bar{A}\bar{B}\bar{C} + D \end{aligned}$$

最后画出逻辑电路的输出波形，如图2-10（c）所示。





图 2-10 例 2.3 的波形图

【例】 分析电路的逻辑功能，指出该电路的用途



根据给出的逻辑图可写出 Y_2 、 Y_1 、 Y_0 和 D 、 C 、 B 、 A 之间关系的逻辑式

$$Y_2 = \overline{\overline{\overline{DCDBA}}} = DC + DBA$$

$$Y_1 = \overline{\overline{\overline{\overline{DCBD\bar{C}\bar{B}D\bar{C}\bar{A}}}}} = \bar{D}CB + D\bar{C}\bar{B} + D\bar{C}\bar{A}$$

$$Y_0 = \overline{\overline{\overline{\overline{D\bar{C}\bar{D}\bar{B}}}}} = \bar{D}\bar{C} + \bar{D}\bar{B}$$

从上面的逻辑函数式中我们还不能立刻看出这个电路的逻辑功能和用途。

转换成真值表的形式

输 入				输 出		
D	C	B	A	Y_2	Y_1	Y_0
0	0	0	0	0	0	1
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	0	0	1
0	1	0	1	0	0	1
0	1	1	0	0	1	0
0	1	1	1	0	1	0
1	0	0	0	0	1	0
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	0	0

因此，这个逻辑电路可以用来判别输入的4位二进制数数值的范围。



深圳大学
SHENZHEN UNIVERSITY



数字电路

江常坤


分析和设计的区别与联系

理解组合逻辑电路分析本质就是逻辑函数表示形式的转换，从逻辑图转换为真值表。将组合逻辑电路分析看成逻辑图->真值表->自然语言描述

的转换，理解真值表是最直观的，因此作为逻辑函数其他表示形式和自然语言描述之间的桥梁。

将组合逻辑电路设计看成分析的逆过程，从自然语言描述出发，需要转换到逻辑电路图，首先需要实现到逻辑函数式的过渡，所以第一步是要建立逻辑抽象，对事件进行编码后将自然语言描述转换为真值表。

二 组合逻辑电路设计



组合逻辑电路的设计过程

二 组合逻辑电路设计

1. 用基本门电路设计组合逻辑电路

1.1 设计步骤

用逻辑门设计组合逻辑电路时，一般需要经过与分析过程相反的以下四个步骤：

- a 分析逻辑功能要求，确定输入/输出变量；
- b 根据功能要求列出待设计电路的真值表；
- c 用逻辑代数公式或卡诺图求出输出函数的最简表达式；
- d 用基本门电路实现函数。

1.2 设计举例

【例2.4】 设计一个有三个输入、一个输出的组合逻辑电路，输入为二进制。当输入二进制能被3整除时，输出为1，否则，输出为0。

2. 用与非门设计组合逻辑电路

用与非门构造与门、或门和非门图2-13。

用与非门设计组合逻辑电路时，一般步骤：

- a 分析逻辑功能要求，确定输入/输出变量；
- b 根据功能要求列出待设计电路的真值表；
- c 用逻辑代数公式或卡诺图求出输出函数的最简与或表达式；
- d 通过两次求反，利用摩根定律将最简与或表达式转换为与非-与非表达式；
- e 用与非门实现所得函数。

3. 用或非门设计组合逻辑电路

用或非门构造与门、或门和非门图2-16。

用或非门设计组合逻辑电路时，一般步骤：

- a 分析逻辑功能要求，确定输入/输出变量；
- b 根据功能要求列出待设计电路的真值表；
- c 用逻辑代数公式或卡诺图求出输出函数的最简或与表达式；
- d 通过两次求反，利用摩根定律将最简或与表达式转换为或非-或非表达式；
- e 用或非门实现所得函数。

4. 设计举例

【例】 设计一个组合逻辑电路，其输入ABCD为8421BCD码。当输入BCD数能被4或5整除时，电路输出 $F=1$ ，否则 $F=0$ 。试分别用或非门和与或非门实现。

解 根据题意，可列出该电路的真值表如表2 - 20所示，卡诺图如图2 - 48所示。

表2 - 20 真值表

N_{10}	A	B	C	D	F
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	0





图 2 - 48 例2 - 13卡诺图

由于要求用或非门和与或非门实现，因此应在卡诺图上圈“0”，求出最简或与式后，先通过摩根定律将其变换为“或非-或非”式和“与或非”式，然后就可以用相应的逻辑门实现。


从卡诺图读出F的最简或与式为 $F = (B + \overline{D})\overline{C}$ ，利用摩根定律对其变换得

$$\begin{aligned} F &= \overline{\overline{(B + \overline{D})\overline{C}}} = \overline{\overline{B + \overline{D}} + \overline{\overline{C}}} \\ &= \overline{\overline{B} \overline{D} + C} \end{aligned}$$

由此得到用或非门和与或非门实现的电路如图2 - 49所示。



(a)



(b)


图 2 - 49 例2 - 13电路
(a) 或非门实现； (b) 与或非门实现

【例】某厂有A、B、C三个车间和Y、Z两台发电机。如果一个车间开工，启动Z发电机即可满足使用要求；如果两个车间同时开工，启动Y发电机即可满足使用要求；如果三个车间同时开工，则需要同时启动Y、Z两台发电机才能满足使用要求。试仅用与非门和异或门两种逻辑门设计一个供电控制电路，使电力负荷达到最佳匹配。


解 用“0”表示该厂车间不开工或发电机不工作，用“1”表示该厂车间开工或发电机工作。为使电力负荷达到最佳匹配，应该根据车间的开工情况即负荷情况，来决定两台发电机的启动与否。因此，此处的供电控制电路中，A、B、C是输入变量，Y、Z是输出变量。由此列出电路的真值表如表2 - 21所示。

表2 - 21

A	B	C	Y	Z
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



(a)



(b)

图 2 - 50 例2 - 14卡诺图

Y、Z的输出函数表达式为

$$Y = \overline{\overline{AB + BC + AC}} = \overline{\overline{AB} \overline{BC} \overline{AC}}$$

$$Z = \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} = A \oplus B \oplus C$$





图 2 - 51 例2 - 14电路

【思考题】 设计监视交通信号灯工作状态的逻辑电路。每一组信号灯均由红、黄、绿三盏灯组成，如下图所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。



解：首先进行逻辑抽象。取红、黄、绿三盏灯的状态为输入变量，分别用 **R**、**A**、**G**表示，并规定灯亮时为**1**，不亮时为**0**。取故障信号为输出变量，以**Z**表示之，并规定正常工作状态下**Z**为**0**，发生故障时**Z**为**1**。

R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

依次写出逻辑表达式、化简为适当形式、画出电路图。

5. 逻辑门多余输入端的处理

当设计过程中逻辑门有多余输入端时，一般可按照以下方法进行处理：

① 与门、与非门的多余输入端可接到逻辑1所对应的电平上，或和使用的“与”输入端接到一起；

② 或门、或非门的多余输入端可接到逻辑0所对应的电平上，或和使用的“或”输入端接到一起；

③ 与或非门与项多余输入端的处理方法和与门、与非门相同，或完全和使用的与项并联；

④ 异或门的多余输入端接到逻辑1所对应的电平上，功能上当作非门使用；

⑤ 同或门的多余输入端接到逻辑0所对应的电平上，功能上当作非门使用；

⑥ 逻辑门输入端并接增加了前级电路的负载，一般不用这种多余输入端处理方法；

⑦ TTL逻辑门多余输入端可以悬空，且相当于接逻辑1，但容易引入干扰；CMOS逻辑门多余输入端不可以悬空，必须进行适当连接。

2.3 组合逻辑电路中的竞争与冒险

竞争：门电路的两个输入信号同时向相反电平跳变。

竞争—冒险：由于竞争而在输出端可能产生尖峰脉冲的现象。

成因：两个输入信号向相反状态跳变时，时间不能精确一致。



电路在实际工作过程中，由于某些因素的影响，其输入输出关系有可能会瞬间偏离真值表，产生短暂的错误输出，造成逻辑功能的瞬时紊乱，经过一段过渡时间后才到达原先所期望的状态。这种现象称为逻辑电路的冒险现象（Hazard），简称冒险。瞬间的错误输出称为毛刺（Glitch）。

逻辑电路的冒险持续时间虽然不长，但危害却不可忽视。尤其是当组合逻辑电路的输出用来驱动时序电路时，有可能会造成严重后果。

例：图2-19

引起冒险的原因主要有以下两个：

- ① 电路中的任何部件都存在**传输时延**，使输出信号相对于输入信号的变化总会滞后一段时间；
- ② 多个认为是同步变化的输入信号事实上**不可能真正同时变化**，中间存在一个过渡过程。

传输时延引起的冒险称为**逻辑冒险**（Logic Hazard），可以通过修改逻辑设计进行消除。多个输入信号变化时间不同步引起的冒险称为功能冒险（Function Hazard），这种冒险不能从逻辑上进行消除，只能通过使用使能信号或选通信号来避开冒险。输入信号变化过程中只出现一个毛刺的冒险称为**静态冒险**（Static Hazard），交替出现多个毛刺的冒险称为动态冒险（Dynamic Hazard）。

一 逻辑竞争与冒险

1. 逻辑竞争

组合逻辑电路中，输入信号A经过多条传输路径到达某个输出端的现象称为逻辑竞争（Logic Race），变量A称为有竞争力的变量。

逻辑竞争有可能导致电路产生错误输出（毛刺）。产生错误输出的竞争称为临界竞争，不产生错误输出的竞争称为非临界竞争。临界竞争产生的冒险，称为逻辑冒险。

2. 冒险的种类

根据毛刺极性的不同，可以把冒险分为0型冒险和1型冒险两种类型。

输出毛刺为负向脉冲的冒险称为0型冒险，它主要出现在与或、与非、与或非型电路中。输出毛刺为正向脉冲的冒险称为1型冒险，它主要出现在或与、或非型电路中。

二 逻辑冒险的识别

1. 代数识别法

当某些逻辑变量取特定值（0或1）时，若组合逻辑电路输出函数表达式为下列形式之一，则存在逻辑冒险。

$$F = A + \overline{A} \quad \text{存在0型冒险}$$

$$F = A\overline{A} \quad \text{存在1型冒险}$$

此时A是有竞争力的变量，且能够产生冒险。其它具有多条传输路径的变量也是有竞争力的变量，但不会产生冒险。

【例2 - 22】 找出图2 - 59所示电路中有竞争力的变量，并判断是否存在冒险。如存在冒险，指出冒险类型， 画出输出波形。




图 2 - 59 例2 - 22电路

解 因为C、D有两条传输路径，所以C和D是有竞争力的变量。F的输出函数表达式为

$$F = \overline{A \cdot \overline{CD} \cdot BCD} = \overline{A} + \overline{CD} + BCD$$

当输入变量A=B=D=1时，有

$$F = 1 \cdot \overline{C} + 1 \cdot C = \overline{C} + C$$

因此，该电路存在变量C产生的0型冒险。D虽然是有竞争力的变量，但不会产生冒险。

稳态时， $A=B=D=1$ ，无论 C 取何值， F 恒为1。但当 C 变化时，由于信号的各传输路径的延时不同，将会出现图2 - 60所示的情况。图中假定每个逻辑门的时延相同，均为 t_{pd} 。

由图2 - 60可见，当变量 C 由高电平变为低电平时，输出将会产生负毛刺，即存在0型冒险。但当 C 由低电平变为高电平时，却没有产生毛刺，只有竞争，没有冒险。这说明，即使是能够产生冒险的有竞争力的变量，发生变化时也不一定都产生冒险。




图 2 - 60 图2 - 59电路的0型冒险

【例2 - 23】 找出图2 - 61所示电路中有竞争力的变量，判断电路是否存在冒险。如存在冒险，指出冒险类型，画出输出波形。

解 因为B有两条传输路径，所以B是有竞争力的变量。F的输出函数表达式为

$$F = \overline{\overline{C + B} + 0 + B + A} = (C + \overline{B})(B + A)$$

若输入变量A=C=0， 则有

$$F = (0 + \overline{B})(B + 0) = \overline{B} \cdot B$$

因此，该电路存在变量B引起的 1型冒险。




图 2 - 61 例2 - 23电路




图 2 - 62 图2 - 61电路的1型冒险

2. 卡诺图识别法

在逻辑函数的卡诺图中，函数表达式的每个积项（或和项）对应于一个卡诺圈。如果两个卡诺圈存在着相切部分，且相切部分又未被另一个卡诺圈圈住，那么实现该逻辑函数的电路必然存在冒险。

【例2 - 24】 用卡诺图法判断函数 $F = AD + BD + \overline{AC}\overline{D}$ 是否存在冒险。

解 F的卡诺图如图2 - 63所示。从图中可见，代表BD和的两个卡诺圈（粗线框）相切，且相切部分的“1”又未被其它卡诺圈圈住，因此，当D从0到1或从1到0变化时，F将从一个卡诺圈进入另一个卡诺圈，从而产生冒险。从函数形式上容易判断，该冒险属于变量D引起的0型冒险，D是有竞争力的变量。

除了D是有竞争力的变量外，A也是有竞争力的变量。但代表AD和 $\overline{AC}\overline{D}$ 的两个卡诺圈未相切，故不会产生冒险。




图 2 - 63 例2 - 24卡诺图

三 逻辑冒险的消除方法

(1) 引入**滤波电容**：利用电容“隔直流通交流”的特性，去除高频脉冲。优点是电路结构简单；缺点是使正常信号边沿质量变坏。

(2) 引入**选通脉冲**：优点在于门电路输出端不会出现尖峰脉冲；缺点是正常输出信号会变成脉冲信号，且必须设法使选通信号与输入信号同步。

(3) **修改逻辑设计**：如果运用得当，可以从根本上消除竞争—冒险现象，不必增加额外的电路，又不给输出信号带来不利影响；缺点是能解决的问题是有限的。

三 逻辑冒险的消除方法

当组合逻辑电路存在冒险时，可以采取修改逻辑设计、增加选通电路、增加输出滤波等多种方法来消除冒险。后两种方法或增加电路实现复杂性，或使输出波形变坏，平常极少使用。因此，此处只介绍通过修改逻辑设计来消除冒险的方法。

修改逻辑设计消除冒险的方法实际上是通过增加冗余项的办法来使函数在任何情况下都不可能出现 $F = A + \bar{A}$ 或 $F = A \cdot \bar{A}$ 的情况，从而达到消除冒险的目的。从卡诺图上看，相当于在相切的卡诺圈间增加一个冗余圈，将相切处的0或1圈起来。

【例2 - 25】 采用修改逻辑设计的办法，消除上例中的函数

$F = AD + BD + \overline{AC}\overline{D} + \overline{A}BC$ 存在的冒险。

解 在原卡诺图中相切的两个卡诺圈相切处，增加一个冗余的卡诺圈（虚线框），将相切处的两个1圈起来，如图2 - 64所示。

此时， $F = AD + BD + \overline{AC}\overline{D} + \overline{A}BC$ 。当A=0、B=1、C=1

时， $F = 0 + D + \overline{D} + 1 \equiv 1$ ，从而消除了0型冒险。




图 2-64

作业:

P52-P55:

2-1(c), 2-3, 2-5(3)(5),
2-7, 2-9, 2-13, 2-15