



深圳大学
SHENZHEN UNIVERSITY



数字电路

江常坤

第五章

5.1 计数器

一. 同步计数器

1. 同步二进制加法计数器

按照二进制数规律对**时钟脉冲进行递增计数**的同步电路称为同步二进制加法计数器。




图5—1 四位同步二进制加法计数器

由图可以写出电路的方程如下：

时钟方程：

$$CP_0 = CP_1 = CP_2 = CP_3 = CP$$

输出方程：

$$C = Q_3^n Q_2^n Q_1^n Q_0^n$$

驱动方程：

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = Q_0^n$$

$$J_2 = K_2 = Q_1^n Q_0^n$$

$$J_3 = K_3 = Q_2^n Q_1^n Q_0^n$$

将驱动方程代入JK触发器的特性方程

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

中，得到各个触发器的状态方程为

$$Q_0^{n+1} = \overline{Q}_0^n$$

$$Q_1^{n+1} = Q_0^n \overline{Q}_1^n + \overline{Q}_0^n Q_1^n = Q_0^n \oplus Q_1^n$$

$$Q_2^{n+1} = Q_1^n Q_0^n \overline{Q}_2^n + \overline{Q_1^n Q_0^n} Q_2^n = (Q_1^n Q_0^n) \oplus Q_2^n$$

$$Q_3^{n+1} = Q_2^n Q_1^n Q_0^n \overline{Q}_3^n + \overline{Q_2^n Q_1^n Q_0^n} Q_3^n = (Q_2^n Q_1^n Q_0^n) \oplus Q_3^n$$

表5—1 图5—1所示四位同步二进制加法计
数器的状态转换表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	1	0	1	0	0
1	0	1	0	1	0	1	1	0
1	0	1	1	1	1	0	0	0
1	1	0	0	1	1	0	1	0
1	1	0	1	1	1	1	0	0
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	0	0	1




图5—2 图5—1所示四位同步二进制加法计数器的状态转换图




图5—3 图5—1所示四位同步二进制加法计数器的时序图

各个JK触发器都接成T触发器的形式。
用T触发器构造m位同步二进制加法计数器的连接规律为

$$T_0 = 1$$

$$T_i = \prod_{j=0}^{i-1} Q_j^n \quad (i = 1, 2, \dots, m-1)$$

2. 同步二进制减法计数器

按照二进制数规律对时钟脉冲进行递减计数的同步电路称为同步二进制减法计数器。用T触发器构造m位同步二进制减法计数器的连接规律为

$$T_0 = 1$$

$$T_i = \prod_{j=0}^{i-1} \overline{Q}_j^n \quad (i = 1, 2, \dots, m-1)$$

相同之处是将JK触发器接成T触发器的形式；

不同之处是触发器驱动信号及输出信号的连接规律，即由接到Q端改为接到 $\bar{Q}$ 端。




图5—4 四位同步二进制减法计数器

时钟方程:

$$CP_0 = CP_1 = CP_2 = CP_3 = CP$$

输出方程:

$$B = \overline{Q_3}^n \overline{Q_2}^n \overline{Q_1}^n \overline{Q_0}^n$$

驱动方程:

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = \overline{Q_0}^n$$

$$J_2 = K_2 = \overline{Q_1}^n \overline{Q_0}^n$$

$$J_3 = K_3 = \overline{Q_2}^n \overline{Q_1}^n \overline{Q_0}^n$$

状态方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = \overline{Q_0^n} \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$$

$$Q_2^{n+1} = \overline{Q_1^n} \overline{Q_0^n} \overline{Q_2^n} + (Q_1^n + Q_0^n) Q_2^n$$

$$Q_3^{n+1} = \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} \overline{Q_3^n} + (Q_2^n + Q_1^n + Q_0^n) Q_3^n$$

表5—2 图5—4所示四位同步二进制减法计数器的状态转换表

[illegible]




图5—5 图5—4所示四位同步二进制减法
计数器的状态转换图




图5—6 图5—4所示四位同步二进制减法
计数器的时序图

3. 同步二进制加/减可逆计数器

将同步二进制加法计数器和同步二进制减法计数器合并，同时加上加/减控制信号，可以构成同步二进制加/减可逆计数器。




图5—7 四位同步二进制加/减可逆计数器

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = \overline{\overline{U}} / \overline{DQ_0^n} + \overline{U} / \overline{DQ_0^n}$$

$$J_2 = K_2 = \overline{\overline{U}} / \overline{DQ_1^n Q_0^n} + \overline{U} / \overline{DQ_1^n Q_0^n}$$

$$J_3 = K_3 = \overline{\overline{U}} / \overline{DQ_2^n Q_1^n Q_0^n} + \overline{U} / \overline{DQ_2^n Q_1^n Q_0^n}$$

输出方程为

$$C/B = \overline{\overline{U/D}} Q_3^n Q_2^n Q_1^n Q_0^n + \overline{U/D} \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}$$

现在我们对 $\overline{U/D}$ 信号分两种情况进行讨论：

当 $\overline{U/D}=0$ 时，输出方程为

$$C/B = Q_3^n Q_2^n Q_1^n Q_0^n$$

驱动方程为

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = Q_0^n$$

$$J_2 = K_2 = Q_1^n Q_0^n$$

$$J_3 = K_3 = Q_2^n Q_1^n Q_0^n$$

上述方程和图5—1所示电路的输出方程及驱动方程相同。可见当U/D=0时，图5—7所示电路实现四位同步二进制加法计数器的功能。

当 $\overline{U}/D=1$ 时，输出方程为

$$C/B = \overline{Q}_3^n \overline{Q}_2^n \overline{Q}_1^n \overline{Q}_0^n$$

驱动方程为 $J_0 = K_0 = 1$

$$J_1 = K_1 = \overline{Q}_0^n$$

$$J_2 = K_2 = \overline{Q}_1^n \overline{Q}_0^n$$

$$J_3 = K_3 = \overline{Q}_2^n \overline{Q}_1^n \overline{Q}_0^n$$

上述方程和图5—4所示电路的输出方程及驱动方程相同。因此当 $\overline{U}/D=1$ 时，图5—7所示电路实现四位同步二进制减法计数器的功能。




图5—8 图5—7所示四位同步二进制加/减可逆计数器的时序图

4.同步十进制加法计数器

按照十进制数规律对时钟脉冲进行递增计数的同步电路称为同步十进制加法计数器。




图5—9 同步十进制加法计数器

从图5—9中可以得到：

时钟方程：

$$CP_0 = CP_1 = CP_2 = CP_3 = CP$$

输出方程：

$$C = Q_3^n Q_0^n$$

驱动方程：

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = Q_0^n \overline{Q_3^n}$$

$$J_2 = K_2 = Q_1^n Q_0^n$$

$$J_3 = K_3 = Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n$$

状态方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = (Q_0^n \overline{Q_3^n}) \oplus Q_1^n$$

$$Q_2^{n+1} = (Q_1^n Q_0^n) \oplus Q_2^n$$

$$Q_3^{n+1} = (Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n) \oplus Q_3^n$$

表5—3 图5—9所示同步十进制加法计数器的状态转换表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	0	0	0	0	1
1	0	1	0	1	0	1	1	0
1	0	1	1	0	1	1	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	1	0	1




图5—10 状态转换图




图5—11 图5—9所示同步十进制加法计数器的时序图



深圳大学
SHENZHEN UNIVERSITY



数字电路

江常坤

5. 同步十进制减法计数器

按照十进制数规律对时钟脉冲进行递减计数的同步电路称为同步十进制减法计数器。




图5—12 同步十进制减法计数器

由图可以写出如下方程：

时钟方程：

$$CP_0=CP_1=CP_2=CP_3=CP$$

输出方程：

$$B = \overline{Q_3}^n \overline{Q_2}^n \overline{Q_1}^n \overline{Q_0}^n$$

驱动方程：

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = \overline{\overline{Q_0}^n \overline{Q_1}^n \overline{Q_2}^n \overline{Q_3}^n}$$

$$J_2 = K_2 = \overline{\overline{Q_1}^n \overline{Q_0}^n \overline{Q_1}^n \overline{Q_2}^n \overline{Q_3}^n}$$

$$J_3 = K_3 = \overline{Q_2}^n \overline{Q_1}^n \overline{Q_0}^n$$

状态方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = (\overline{Q_0^n} \overline{Q_1^n} \overline{Q_2^n} \overline{Q_3^n}) \oplus Q_1^n$$

$$Q_2^{n+1} = (\overline{Q_0^n} \overline{Q_1^n} \overline{Q_1^n} \overline{Q_2^n} \overline{Q_3^n}) \oplus Q_2^n$$

$$Q_3^{n+1} = (\overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}) \oplus Q_3^n$$

表5—4 图5—12所示同步十进制减法计数器的状态转换表

[illegible]




图5—13 图5—12所示同步十进制减法计数器的状态转换图




图5—14 图5—12所示同步十进制减法计数器的时序图

6.同步十进制可逆计数器

将同步十进制加法计数器和同步十进制减法计数器合并，同时加上加/减控制信号，可以构成十进制加/减可逆计数器。




图5—15 同步十进制加/减可逆计数器

当 $\overline{U}/D=0$ 时，时钟方程为

$$CP_0=CP_1=CP_2=CP_3=CP$$

输出方程为 $C/B=Q_3^n Q_0^n$

驱动方程为 $J_0 = K_0 = 1$

$$J_1 = K_1 = Q_0^n \overline{Q_3^n}$$

$$J_2 = K_2 = Q_1^n Q_0^n$$

$$J_3 = K_3 = Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n$$

上述方程和图5—9所示电路的方程相同。因此，当 $\overline{U}/D=0$ 时，图5-15所示逻辑电路实现同步十进制加法计数器的功能。

当 $\bar{U}/D=0$ 时，时钟方程为

$$CP_0=CP_1=CP_2=CP_3=CP$$

输出方程为 $J_0 = K_0 = 1$

$$J_1 = K_1 = \overline{Q_0^n} \overline{Q_1^n} \overline{Q_2^n} \overline{Q_3^n}$$

$$J_2 = K_2 = \overline{Q_1^n} \overline{Q_0^n} \overline{Q_1^n} \overline{Q_2^n} \overline{Q_3^n}$$

$$J_3 = K_3 = \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}$$

上述方程和图5—12所示电路的方程相同。
也就是说，当 $\bar{U}/D=1$ 时，图5—15所示逻辑电路实现同步十进制减法计数器的功能。





图5—16 图5—15所示同步十进制加/减可逆计数器的时序图


二. MSI计数器模块及应用

1.74163MSI计数器模块

74163是中规模集成四位同步二进制加法计数器，计数范围是0~15。它具有同步置数、同步清零、保持和二进制加法计数等逻辑功能。



(a)



(b)

图5—29 74163MSI四位同步二进制加法计数器
(a) 国标符号； (b) 惯用模块符号

表5—9 74163MSI四位同步二进制加法计数器功能表

输 入									输 出				工作模式
$\overline{\text{CLR}}$	$\overline{\text{LD}}$	EP	ET	CLK	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
0	×	×	×	↑	×	×	×	×	0	0	0	0	同步清零
1	0	×	×	↑	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	同步置数
1	1	0	1	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持
1	1	×	0	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持(CO=0)
1	1	1	1	↑	×	×	×	×	二进制加法计数				计数




图5—30 74163MSI四位同步二进制加法计数器的时序图

2. 74160MSI计数器模块

74160是中规模集成8421BCD码同步十进制加法计数器，计数范围是0~9。它具有同步置数、异步清零、保持和十进制加法计数等逻辑功能。





图5—31 74160MSI四位同步十进制加法计数器

(a) 国标符号； (b) 惯用模块符号

表5—10 74160MSI四位同步十进制加法计数器功能表

输 入									输 出				工作模式
$\overline{\text{CLR}}$	$\overline{\text{LD}}$	EP	ET	CLK	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
0	×	×	×	×	×	×	×	×	0	0	0	0	异步清零
1	0	×	×	↑	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	同步置数
1	1	0	1	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持
1	1	×	0	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持(CO=0)
1	1	1	1	↑	×	×	×	×	十进制加法计数				计数






图5—32 74160MSI四位同步十进制加法计数器的时序图

3. 74191MSI计数器模块

74191是中规模集成四位单时钟同步二进制加/减可逆计数器，计数范围是0~15。它具有异步置数、保持、二进制加法计数和二进制减法计数等逻辑功能。



(a)



(b)

图5—33 74191MSI四位单时钟同步二进制加/减可逆计数器
(a) 国标符号； (b) 惯用模块符号

表5—11 74191MSI四位单时钟同步二进制加/减
可逆计数器功能表

输 入								输 出				工作模式
$\overline{\text{LD}}$	$\overline{\text{S}}$	U/D	CLK	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
1	1	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持
0	×	×	×	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	异步置数
1	0	0	↑	×	×	×	×	二进制加法计数				计数
1	0	1	↑	×	×	×	×	二进制减法计数				计数




图5—34 74191MSI四位单时钟同步二进制

加/减可逆计数器的时序图

4.用MSI计数器模块构成任意进制计数器

利用MSI计数器模块的清零端和置数端，结合MSI计数器模块的串接，可以构成任意进制的计数器。

假设已有N进制的计数器模块，要构造M进制的计数器，当 $N > M$ 时，只用一个MSI计数器模块即可；当 $N < M$ 时，必须要用多个MSI计数器模块进行串接。下面分别来讨论这两种情况。

1) 已有计数器的模 N 大于要构造计数器的模 M

当已有计数器的模 N 大于要构造计数器的模 M 时，要设法让计数器**绕过其中的 $N-M$ 个状态**，提前完成计数循环，实现的方法有**清零法和置数法**。

清零法是在计数器尚未完成计数循环之前，使其清零端有效，让计数器提前回到全0状态。

置数法是在计数器计数到某个状态时，给它置入一个新的状态，从而绕过若干状态。

计数器的清零和置数功能有**同步**和**异步**两种方式，相应的转换电路也有所不同。要让计数器绕过 S_M 状态而从 S_{M-1} 状态转到另一个状态时：

如果是**同步**清零或**同步**置数方式，就要在 S_{M-1} 状态时使计数器的同步清零端或同步置数端有效，这样，在下一个计数脉冲到来时，计数器转为全0状态或预置的状态而非 S_M 状态。

如果是**异步**清零或**异步**置数方式，则要在 S_M 状态时才使计数器的异步清零端或异步置数端有效，此时，计数器立即被清零或置数， S_M 状态只会维持很短的时间，不是一个稳定的计数状态。

【例5.1】 用74163构造十五进制加法计数器。






图5—35 十六进制加法转换为十五进制加法
的状态转换示意图



(a)



(b)

图5—36 用74163构造十五进制加法计数器

(a) 同步清零法; (b)同步置数法

【例5.2】 用74160构造八进制加法计数器。

解：74160是具有异步清零和同步置数功能的**十进制**加法计数器，它的计数循环中包含10个状态。因此，用74160构造八进制加法计数器时，要使它提前两个状态结束计数循环，使状态0111的下一个状态改为0000而非原来的1000，如图5—37所示。

【例5.2】 用74160构造八进制加法计数器。






图5—37 十进制加法转换为八进制加法的状态转换示意图



(a)



(b)

图5—38 用74160构造八进制加法计数器

(a) 异步清零法; (b) 同步置数法

2) 已有计数器的模 N 小于要构造计数器的模 M
当已有计数器的模 N 小于要构造计数器的模 M 时:

如果 M 可以表示为已有计数器的模的乘积, 则只需将计数器串接起来即可, 无需利用计数器的清零端和置数端;

如果 M 不能表示为已有计数器的模的乘积, 则不仅要计数器串接起来, 还要利用计数器的清零端和置数端, 使计数器绕过多余的状态。

【例5.3】 用74160和74163构造一百六十进制计数器。

解：74160的模为10，74163的模是16，两者的乘积正好为160，因此可以直接将一个74160和一个74163连接起来实现一百六十进制计数器。




图5—39 串行进位（异步级联）连接方式

74163计数至1111时CO由0变1，下一个脉冲到来时（先）变0000，这时CO由1变0，需要非门产生上升沿，该上升沿（后）让74160计数加1

这里串行是指：低位的进位产生与高位的计数状态变化是先后发生的，有前因后果和先后延迟。




图5—40 并行进位（同步级联）连接方式

74163计数至1111时CO由0变1，使得74160使能端有效，进入计数准备状态，下一个脉冲到来时74163变0000的同时，74160计数加1（此时74163的CO又变为0，下一个脉冲到来时74160不会计数）

这里并行是指：高位和低位在执行计数状态变化的这一步，是并行（同时）发生的，没有前因后果的先后延迟。**推荐！！**

【例5.4】 用74163构造二百进制计数器。

解：74163的模为16，将两片74163连接起来可以构成二百五十六进制计数器。要构造二百进制计数器，必须让计数器绕过56个多余的状态，使计数器从全0状态开始计数，即经过输入200个计数脉冲后，重新回到全0状态。可以采用整体清零或整体置数方法。由于74163的清零和置数功能是同步方式的，因此要在计数199个脉冲后，使两片计数器的清零输入端或置数输入端都有效。





图5—41 用两片74163构成二百进制计数器
(a)整体清零法；(b)整体置数法

思考：如果起始状态不是从零开始，该怎么办？

置数法不仅可以置零，还可以置成任意其他数！

起始状态不从零开始时，可以采用置数法进行处理，通过选取置数时机和置数数值实现符合要求的状态范围，从而完成模 M 计数器设计。

5. MSI计数器模块的其他应用

分频器、定时器、并行/串行数据转换电路、序列信号发生器等。




图5—42 用74160构成分频电路




图5—43 并行/串行数据转换电路




图5—44 图5—43所示并行/串行数据转换电路的时序图



深圳大学
SHENZHEN UNIVERSITY



数字电路

江常坤

5.2 寄存器

寄存器是另一种常用的时序逻辑电路，主要用于对数据进行寄存和移位。

寄存器可分为两大类：基本寄存器和移位寄存器。

基本寄存器只能寄存数据，其特点是：
数据并行输入、并行输出。

移位寄存器不仅可以寄存数据，还可以对数据进行移位，数据在移位脉冲的控制下依次逐位左移或右移。移位寄存器有四种不同的工作方式：并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。

一 基本寄存器




图5—45 四位基本寄存器

$$Q^{n+1}_3 = D_3, Q^{n+1}_2 = D_2$$
$$Q^{n+1}_1 = D_1, Q^{n+1}_0 = D_0$$

当CP的下降沿到来时

二 移位寄存器

按照数据移位的特点，移位寄存器可分为单向移位寄存器和双向移位寄存器。

移位寄存器不仅可以用来寄存数据，还广泛应用于数据的串行/并行转换、数值运算等。

1.单向移位寄存器




图5—46 右移寄存器

触发器的状态方程为

$$Q_3^{n+1} = Q_2^n$$

$$Q_2^{n+1} = Q_1^n$$

$$Q_1^{n+1} = Q_0^n$$

$$Q_0^{n+1} = Q_{in}$$

(当CP的下降沿到来时)




图5—47 图5—46所示右移寄存器的时序图




图5—48 左移寄存器

触发器的状态方程如下：

$$Q_3^{n+1} = D_{in}, \quad Q_2^{n+1} = Q_3^n$$

$$Q_1^{n+1} = Q_2^n, \quad Q_0^{n+1} = Q_1^n$$

(当CP的下降沿到来时)




图5—49 并入/串出移位寄存器

$$Q_3^{n+1} = S / \overline{L}Q_2^n + \overline{S / \overline{L}Q_3}$$

$$Q_2^{n+1} = S / \overline{L}Q_1^n + \overline{S / \overline{L}Q_2}$$

$$Q_1^{n+1} = S / \overline{L}Q_0^n + \overline{S / \overline{L}Q_1}$$

$$Q_0^{n+1} = D_0$$

(当CP的下降沿到来时)




图5—50 图5—49所示寄存器

2.双向移位寄存器




图5—51 双向移位寄存器

触发器的状态方程为

$$Q_3^{n+1} = R / \bar{L} Q_2^n + \overline{R / \bar{L}} Q_{in}$$

$$Q_2^{n+1} = R / \bar{L} Q_1^n + \overline{R / \bar{L}} Q_3^n \quad (\text{当CP的下降沿到来时})$$

$$Q_1^{n+1} = R / \bar{L} Q_0^n + \overline{R / \bar{L}} Q_2^n$$

$$Q_0^{n+1} = R / \bar{L} Q_{in} + \overline{R / \bar{L}} Q_1^n$$

当 $R/\bar{L}=0$ 时:

$$Q_3^{n+1} = D_{in}, \quad Q_2^{n+1} = Q_3^n \quad (\text{当CP的下降沿到来时})$$

$$Q_1^{n+1} = Q_2^n, \quad Q_0^{n+1} = Q_1^n$$

此时，在移位脉冲CP的控制下，数据逐位左移。

当 $R/\bar{L}=1$ 时:

$$Q_3^{n+1} = D_2^n, \quad Q_2^{n+1} = Q_1^n$$

$$Q_1^{n+1} = Q_0^n, \quad Q_0^{n+1} = Q_{in}$$

(当CP的下降沿到来时)

此时，在移位脉冲CP的控制下，数据逐位右移。




图5—52 图5—51所示寄存器的时序图

作业:

P156-157:

5-8, 5-9, 5-10