

深圳大学期末考试试卷

开/闭卷 闭卷

A/B 卷 A

课程编号 1301700001

课序号 01~08

课程名称 数字电路

学分 3.5

命题人(签字) 审题人(签字) 2021 年 12 月 1 日

题号	一	二	三	四	五	六	七	八	九	十	基本题 总分	附加题
得分												
评卷人												

一、单项选择题（20 分，每题 2 分，请将答案序号写在下面表格里）

1	2	3	4	5	6	7	8	9	10
C	C	B	C	D	B	B	D	C	A

1. 十进制数 50 用 8421BCD 码可表示为（ ）

(A) 110010 (B) 00110010 (C) 01010000 (D) 1010110

2. 以下式子中不正确的是（ ）

(A) $B \cdot A + A = A$ (B) $1 \cdot A = A$ (C) $\overline{A+B} = \overline{A} + \overline{B}$ (D) $1+A=1$

3. 已知 $Y = \overline{AB} + B + \overline{AB}$ 下列结果中正确的是（ ）

(A) $Y=A$ (B) $Y=A+B$ (C) $Y=B$ (D) $Y = \overline{A} + \overline{B}$

4. 具有唯一性的逻辑函数表达式是（ ）。

(A) 与或表达式 (B) 最简与或表达式
(C) 标准与或表达式 (D) 以上都不对

5. 逻辑函数 $F = \overline{AC+BC}$ 的最小项标准式为_____。

(A) $F = \sum(2,3,7)$ (B) $F = \sum(2,6,7)$

(C) $F = \sum(2,5,6,7)$ (D) $F = \sum(0,1,3,4,)$

6. 逻辑函数 $F(A,B,C,D) = \sum m(1,5,8,12) + \sum d(3,7,10,11,14,15)$ 的最简与或非式为_____。


(A) $F = \overline{AD} + \overline{AD} + CD$ (B) $F = \overline{AD} + \overline{AD}$

(C) $F = \overline{ACD} + \overline{AD} + CD$ (D) $F = \overline{AD} + \overline{AD}$

7. 在四变量卡诺图中，逻辑上不相邻的一组最小项是 ()。
- (A) m_1 和 m_0 (B) m_1 和 m_{12} (C) m_5 和 m_{13} (D) m_8 和 m_0
8. 半加器的求和输出端与输入端的逻辑关系是 ()。
- (A) 与非 (B) 或非 (C) 与或非 (D) 异或
9. 一个边沿 JK 触发器，现态为 Q^n ，输入 $J=1, K=0$ ，有效沿来临时则次态 Q^{n+1} 为 ()。
- (A) $Q^{n+1} = \overline{Q^n}$ (B) $Q^{n+1} = Q^n$ (C) $Q^{n+1} = 1$ (D) $Q^{n+1} = 0$
10. 要构成 11 进制计数器，至少需要几个触发器 ()。
- (A) 4 个 (B) 3 个 (C) 2 个 (D) 5 个

二、填空题 (共 20 分，每空 2 分)

1. $(B4)_{16}$ ， $(178)_{10}$ ， $(10110000)_2$ 中最大数为__。
2. 逻辑函数 $F = \overline{AB}(B + \overline{C}) + \overline{DA} + \overline{E}$ 的反演函数__。
3. $A \oplus \overline{A} \oplus \overline{A} \oplus 1 \oplus 1 =$ _____。
4. $F(A, B, C, D) = \overline{A + B \oplus C} + \overline{A} \cdot C + B \cdot \overline{D} = \Pi_M$
5. 一只四输入端或非门，使其输出为 1 的输入变量取值组合有__1__种。
6. 8 线—3 线优先编码器的输入为 $I_0 \sim I_7$ ，当优先级别最高的 I_7 有效时，其编码输出 $\overline{Y_2}, \overline{Y_1}, \overline{Y_0} =$ __
7. TTL 集成电路 74LS138 是 3/8 线译码器，其译码器为输出低电平有效，若输入为 $A_2 A_1 A_0 = 110$ 时，则八位输出 $\overline{Y_7} \overline{Y_6} \overline{Y_5} \overline{Y_4} \overline{Y_3} \overline{Y_2} \overline{Y_1} \overline{Y_0}$ 为__。
8. 一路—八路数据分配器一般可由带使能输入端的二进制__实现。
9. 触发器正常工作时，其异步控制端 $\overline{R_d}$ 和 $\overline{S_d}$ 端应接 () 电平。
10. 某计数器状态转换图如下图所示，该电路__进制计数器。





三、（8 分）利用卡诺图将下式化简成最简与或式和最简或与式。

$$F(A,B,C,D) = \sum m(2,6,7,8,11,14) + \sum d(0,5,10,15)$$


解：

四、（12 分）仅用或非门设计一个一位全加器。列出真值表，写出或非-或非表达式，画出电路图。


五、（10 分）设图中各触发器的初始状态皆为 $Q_i=0$ ，写出各触发器的驱动方程和特性方程，画出在图示输入信号作用下各触发器输出端 Q_i 的波形。



六、（15 分）试分析如图所示时序逻辑电路，写出驱动方程、状态方程，画出状态转换表和状态转换图，并判断电路能否自启动。



七、(15) 电路如下图所示，图中 74153 为 4 选 1 数据选择器，74161 是具有异步清零功能的十六进制加法计数器，试问当 A、B 为各种不同输入时，电路分别是哪几种不同进制的计数器。写出分析过程，画出不同进制下的状态转换图。



74161 四位二进制加法计数器功能表

附加题：（共 30 分）

用下降沿触发的 JK 触发器和门电路设计一个可控七进制加/减法计数器和脉冲发生器。当控制端 X=0 时为七进制加法计数器，并产生周期脉冲序列 0011011；当控制端 X=1 时为七进制减法计数器，并产生周期脉冲序列 1110010。写出设计过程，画出电路图，并检查电路能否自启动。

解：根据题意列状态转换表和驱动真值表，设输出为 Y

X	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	J_2	K_2	J_1	K_1	J_0	K_0	Y
0	0	0	0	0	0	1	0	X	0	X	1	X	0
0	0	0	1	0	1	0	0	X	1	X	X	1	0
0	0	1	0	0	1	1	0	X	X	0	1	X	1
0	0	1	1	1	0	0	1	X	X	1	X	1	1

0	1	0	0	1	0	1	X	0	0	X	1	X	0
0	1	0	1	1	1	0	X	0	1	X	X	1	1
0	1	1	0	0	0	0	X	1	X	1	0	X	1
0	1	1	1	X	X	X	X	X	X	X	X	X	X
1	0	0	0	1	1	0	1	X	1	X	0	X	1
1	0	0	1	0	0	0	0	X	0	X	X	1	1
1	0	1	0	0	0	1	0	X	X	1	1	X	1
1	0	1	1	0	1	0	0	X	X	0	X	1	0
1	1	0	0	0	1	1	X	1	1	X	1	X	0
1	1	0	1	1	0	0	X	0	0	X	X	1	1
1	1	1	0	1	0	1	X	0	X	1	1	X	0
1	1	1	1	X	X	X	X	X	X	X	X	X	X

(10 分)

利用卡诺图求出各驱动方程

$$J_2 = X\overline{Q_1^n}\overline{Q_0^n} + \overline{X}Q_1^nQ_0^n \quad K_2 = \overline{X}Q_1^n + X\overline{Q_1^n}\overline{Q_0^n}$$

$$J_1 = \overline{X}Q_0^n + X\overline{Q_1^n}\overline{Q_0^n} \quad K_1 = \overline{X}Q_0^n + Q_2^n + X\overline{Q_0^n}$$

$$J_0 = \overline{X}Q_2^n + Q_2^n\overline{Q_1^n} + XQ_1^n \quad K_0 = 1$$

$$Y = \overline{X}Q_1 + Q_2Q_0 + X\overline{Q_2}\overline{Q_1} + X\overline{Q_2}\overline{Q_0} \quad \text{或者} \quad Y = \overline{X}Q_1 + Q_2Q_0 + X\overline{Q_2}\overline{Q_1} + \overline{Q_2}Q_1\overline{Q_0}$$

(每个方程 2 分，共 14 分)

检查电路能否自启动

X	Q_2^n	Q_1^n	Q_0^n	J_2	K_2	J_1	K_1	J_0	K_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	1	1	1	1	1	1	0	1	0	0	0
1	1	1	1	0	0	0	1	1	1	1	0	0

电路能够自启动

(2 分)

电路图 (4 分)

