

Laporan Inverter CMOS Berbasis PDK Skywater 130nm

Penulis : Rayhan Rizqi Zamzamy (5022231078)

Dosen : Astria Nur Irfansyah, S.T., M.Eng., Ph.D.

Nama Kelas : Divais Semikonduktor dan Rangkaian Terintegrasi

Link GitHub : https://github.com/hanzamzamy/dsrt2026_Rayhan_Zamzamy/tree/main/cmos_inverter

1. Pendahuluan

Laporan ini membahas desain dan simulasi rangkaian gerbang logika dasar, yaitu *inverter* CMOS (*Complementary Metal-Oxide-Semiconductor*), menggunakan teknologi PDK (*Process Design Kit*) Skywater 130nm. Tujuan dari tugas ini adalah untuk mengimplementasikan skematik *inverter* pada perangkat lunak Xschem dan menyimulasikan karakteristik operasionalnya pada simulator Ngspice, baik dalam domain waktu (*transient*) maupun karakteristik transfer tegangan (DC), menggunakan simulator Ngspice. Desain disesuaikan dengan parameter spesifik berdasarkan aturan penugasan yang merujuk pada digit terakhir NRP.

2. Desain Rangkaian Skematik

Desain gerbang logika *inverter* pada tugas ini mengimplementasikan arsitektur CMOS (*Complementary Metal-Oxide-Semiconductor*) standar yang terdiri dari dua buah transistor berlawanan tipe. Rangkaian ini dibangun dengan meletakkan satu transistor PMOS (`pfet_01v8`) pada bagian *pull-up network* (PUN) yang terhubung ke sumber tegangan suplai (V_{DD}), dan satu transistor NMOS (`nfet_01v8`) pada bagian *pull-down network* (PDN) yang terhubung ke *ground* (GND). Konfigurasi komplementer ini memastikan bahwa dalam keadaan *steady state*, hanya ada satu jaringan yang aktif, sehingga meminimalisasi disipasi daya statis dan terhindar dari kondisi *short-circuit*. Tegangan suplai operasional (V_{DD}) yang digunakan pada rancangan ini adalah 1.8 V, yang merupakan tegangan nominal standar untuk divais logika dasar pada *Process Design Kit* (PDK) Skywater 130nm.

Penentuan dimensi fisik tiap transistor merupakan parameter paling krusial dalam menentukan performa rangkaian terintegrasi. Sesuai dengan spesifikasi *design rules* pada teknologi Sky130, panjang *channel* (*Length* / L) untuk kedua transistor diatur pada batas resolusi fabrikasi minimum yang diizinkan, yaitu $0.15\mu\text{m}$. Penggunaan panjang *channel* minimum ini bertujuan untuk mereduksi kapasitansi parasitik internal, menurunkan resistansi saluran, dan memaksimalkan kecepatan peralihan status logika (*switching speed*). Di sisi lain, parameter lebar *channel* (*Width* / W) didesain secara spesifik berdasarkan kombinasi aturan penugasan dan prinsip fisika semikonduktor. Lebar transistor NMOS ditetapkan mengikuti digit terakhir Nomor Registrasi Pokok (NRP), yaitu $W_n = 8\mu\text{m}$. Berbeda dengan NMOS, lebar *channel* transistor PMOS tidak dibuat identik, melainkan didesain tiga kali lipat lebih besar menjadi $W_p = 24\mu\text{m}$.

Rasio asimetris $\frac{W_p}{W_n} = 3$ ini diimplementasikan untuk menjaga keseimbangan karakteristik dinamis rangkaian. Dalam struktur silikon kristalin, elektron—pembawa muatan mayoritas pada NMOS—memiliki tingkat mobilitas (μ_n) sekitar dua hingga tiga kali lebih tinggi dibandingkan dengan *hole*—pembawa muatan mayoritas pada PMOS, μ_p . Apabila PMOS dan NMOS dibuat dengan dimensi yang persis sama, resistansi konduksi pada PUN akan jauh lebih besar daripada PDN, yang mengakibatkan pelebaran waktu transisi naik (*rise time*) dibandingkan dengan waktu transisi turun (*fall time*).


Dengan memperbesar area penampang PMOS sebesar tiga kali lipat, konduktivitas saluran PMOS dikompensasi agar setara dengan kemampuan NMOS. Kesetaraan tarikan arus ini menghasilkan kurva peralihan yang simetris, di mana titik tegangan ambang logika (*switching threshold* / V_M) akan terpusat ideal di kisaran separuh dari tegangan suplai ($\frac{V_{DD}}{2}$). Kondisi simetris ini sangat vital untuk mengoptimalkan *noise margin* gerbang logika digital terhadap fluktuasi sinyal.

3. Hasil Simulasi dan Analisis

Simulasi rangkaian dilakukan melalui pengestraksian *netlist* SPICE dari skematik Xschem untuk kemudian dieksekusi oleh simulator Ngspice. Parameter simulasi yang diujikan mencakup respons dinamis (*Transient*) dan respons statis DC (*DC Sweep*).

3.1. Analisis Transien

Simulasi transien bertujuan mengamati respons tegangan keluaran (*output*) terhadap perubahan tegangan masukan (*input*) seiring berjalannya waktu. Sinyal eksitasi masukan (V_{in}) berupa pulsa kotak periodik yang berayun dari 0 V hingga 1.8 V.



Gambar 1: Kurva simulasi transient tegangan *input* dan *output* terhadap waktu.

Berdasarkan *plot* pada Gambar 1, rangkaian terbukti berfungsi secara ideal sebagai gerbang NOT (*inverter*). Dinamika pergantian logika ini sangat bergantung pada tegangan *Gate-to-Source* (V_{GS}) dari masing-masing transistor. Ketika sinyal masukan V_{in} (garis merah) didorong menuju level logika HIGH (1.8 V), tegangan V_{GS} pada transistor NMOS melampaui tegangan ambangnya ($V_{TH,n}$). Hal ini menyebabkan NMOS memasuki mode konduktif dan secara aktif menarik (*pull-down*) tegangan keluaran V_{out} (garis biru) menuju level logika LOW (0 V). Pada saat yang bersamaan, nilai $|V_{GS}|$ pada transistor PMOS berada di bawah tegangan ambangnya, sehingga PMOS memasuki mode *cut-off* dan mengisolasi *node* keluaran dari suplai V_{DD} .


Sebaliknya, saat transisi V_{in} turun drastis menuju 0 V, transistor NMOS akan *cut-off*, sementara $|V_{GS}|$ pada PMOS menjadi cukup besar untuk melampaui $|V_{TH,p}|$. PMOS yang kini aktif akan berfungsi sebagai sakelar tertutup, mengalirkan arus dari suplai utama untuk mengisi muatan (*charging*) pada kapasitansi parasitik dan beban di *node* keluaran, sehingga menarik tegangan V_{out} kembali naik secara eksponensial ke level 1.8 V. Berkat implementasi *sizing* asimetris $\frac{W_p}{W_n} = 3$ yang telah dibahas sebelumnya, kemampuan PMOS dalam mengisi muatan (*rise time*) dan kemampuan NMOS dalam membuang muatan (*fall time*) menjadi setara, sehingga waktu tunda propagasi (*propagation delay*) menjadi simetris dan ideal.

Lebih lanjut, pada pengamatan mikroskopis di setiap titik balik tegangan (*switching point*), terlihat adanya sedikit distorsi berupa lonjakan tegangan sesaat (*spike* berupa *overshoot* maupun *undershoot*). Hal ini bukanlah sebuah galat simulasi, melainkan cerminan dari akurasi model fisik transistor PDK Skywater 130nm. Fenomena ini merupakan representasi dari efek *feedthrough* sinyal yang disebabkan oleh kapasitansi parasitik internal

(*coupling capacitance*), khususnya kapasitansi *Gate-to-Drain* (C_{GD}). Ketika sinyal masukan berubah dengan laju hambatan (*slew rate*) yang sangat tajam, sinyal tersebut secara kapasitif “menembus” langsung ke saluran keluaran akibat Efek Miller. Hal ini terjadi tepat sesaat sebelum kanal inversi di bawah *gate* terbentuk atau terputus secara sempurna untuk mengambil alih level tegangan, yang menghasilkan distorsi transien berdurasi sangat singkat (dalam orde pikosekon).

3.2. Analisis Karakteristik DC (Voltage Transfer Curve)

Simulasi DC Sweep dilakukan dengan memvariasikan tegangan input V_{in} secara linear perlahan dari 0 V hingga 1.8 V. Pengujian ini menghasilkan kurva *Voltage Transfer Characteristic* (VTC) yang merepresentasikan batas toleransi tegangan logika dari *inverter*.



Gambar 2: Karakteristik transfer tegangan DC (VTC).

Berdasarkan *plot* VTC pada Gambar 2, terlihat profil transisi logika yang mulus dan tegas. Karakteristik ini dapat dianalisis melalui lima wilayah operasi transistor yang bergantung pada besarnya tegangan masukan V_{in} . Pada fase awal, saat V_{in} berada di bawah tegangan ambang NMOS ($V_{in} < V_{th,n}$), NMOS berada dalam kondisi *cut-off* sementara PMOS berada dalam wilayah linear, sehingga tegangan keluaran bertahan stabil pada level ideal $V_{DD} = 1.8$ V.

Titik krusial dalam analisis ini adalah *Switching Threshold* (V_M), yaitu kondisi di mana $V_{in} = V_{out}$. Pada titik ini, kedua transistor berada dalam wilayah saturasi. Secara teoritis, nilai V_M diturunkan dari penyeteraaran arus *drain* ($I_{Dn} = |I_{Dp}|$) menggunakan model arus kuadratik:

$$\frac{1}{2}k_n(V_M - V_{th,n})^2 = \frac{1}{2}k_p(V_{DD} - V_M - |V_{th,p}|)^2 \quad (1)$$

Dimana $k = \mu C_{ox}(\frac{W}{L})$ adalah parameter transkonduktansi proses. Dengan menyederhanakan Persamaan 1, kita mendapatkan persamaan untuk ambang pensakelaran:

$$V_M = \frac{V_{th,n} + r(V_{DD} - |V_{th,p}|)}{1 + r}, r = \sqrt{\frac{k_p}{k_n}} = \sqrt{\frac{\mu_p W_p}{\mu_n W_n}} \quad (2)$$

Pada desain ini, transisi penurunan drastis (*switching*) terjadi pada area sekitar 1.2 V. Profil transisi yang sedikit tergeser ke kanan (lebih besar dari $\frac{V_{DD}}{2} = 0.9$ V) ini selaras dengan rasio *sizing* yang digunakan ($\frac{W_p}{W_n} = 3$). Berdasarkan Persamaan 2, peningkatan rasio lebar PMOS (W_p) meningkatkan nilai r , yang secara matematis menarik nilai V_M mendekati V_{DD} . Hal ini dilakukan secara sengaja untuk mengompensasi mobilitas *hole* (μ_p) yang lebih rendah, sehingga kekuatan tarik PUN dan PDN menjadi seimbang dan menghasilkan kurva transisi yang curam.

Rentang transisi yang tegas ini sangat penting karena menentukan kualitas *Noise Margin*. *Noise Margin High* (NM_H) dan *Noise Margin Low* (NM_L) didefinisikan sebagai:

$$NM_L = V_{IL} - V_{OL} \quad (3)$$

$$NM_H = V_{OH} - V_{IH} \quad (4)$$

Dimana V_{IL} dan V_{IH} adalah titik-titik pada kurva di mana degradasi penguatan ($\frac{dV_{out}}{dV_{in}}$) bernilai -1 . Dengan kemiringan (*gain*) yang sangat tinggi pada wilayah transisi di Gambar 2, *inverter* ini memiliki *noise margin* yang lebar, yang berarti rangkaian memiliki ketebalan yang sangat baik terhadap gangguan fluktuasi tegangan pada sinyal digital masukan.

4. Kesimpulan

Desain *inverter* CMOS berbasis PDK Skywater 130nm telah berhasil digambar dan disimulasikan sesuai dengan parameter fisik W/L yang ditugaskan. Hasil pengujian menunjukkan bahwa desain mampu membalikkan status logika dengan respons transient yang akurat, dengan karakteristik peralihan transfer tegangan (VTC) yang stabil pada *domain* tegangan 1.8 V.