

Laporan Desain Skematik dan Analisis Generator Paritas Genap 8-Bit

Penulis : Alvaro (5022231166)
Rayhan Rizqi Zamzamy (5022231078)
Zalfa Nafila Khairunnisa (5022231124)

Dosen : Astria Nur Irfansyah, S.T., M.Eng., Ph.D.

Nama Kelas : Divais Semikonduktor dan Rangkaian Terintegrasi

Link GitHub : https://github.com/hanzamzamy/dsrt2026_Rayhan_Zamzamy/tree/main/even_parity_generator

1. Pendahuluan

Laporan ini menyajikan desain skematik, simulasi, dan analisis komparatif dari sebuah generator paritas genap 8-bit yang diimplementasikan pada tingkat transistor menggunakan *Process Design Kit* (PDK) Skywater 130nm. Proyek ini bertujuan untuk mengeksplorasi berbagai topologi gerbang logika dan struktur rangkaian untuk membangun generator paritas, serta menganalisis *trade-off* antara kecepatan, konsumsi daya, dan jumlah transistor.


Tiga implementasi gerbang logika utama dievaluasi: XOR 12 transistor (12T) konvensional, XOR 6 transistor (6T) berbasis *transmission gate*, dan XNOR 6 transistor (6T) dengan *buffer*. Selanjutnya, dua topologi rangkaian utama—*cascaded* dan *balanced tree*—dianalisis untuk setiap jenis gerbang. Analisis performa dilakukan melalui simulasi SPICE untuk karakterisasi DC dan transien, serta verifikasi fungsional menggunakan Verilog untuk memastikan kebenaran logika.

2. Desain Rangkaian Skematik

2.1. Gerbang Logika Dasar


Generator paritas dibangun dengan logika kombinasional, sehingga dibutuhkan gerbang logika. Berikut adalah deskripsi dan skematik tingkat transistor dari setiap gerbang.

- **Gerbang NOT:** Gerbang NOT CMOS standar digunakan sebagai *buffer* pada beberapa desain. Terdiri dari satu transistor PMOS di *pull-up network* dan satu transistor NMOS di *pull-down network*.




Gambar 1: Skematik *transistor-level* gerbang NOT

- **Gerbang XOR 12T:** Implementasi XOR CMOS konvensional yang menggunakan 12 transistor. Desain ini menjamin *output rail-to-rail* dan karakteristik *switching* yang baik, namun dengan area yang lebih besar.




Gambar 2: Skematik *transistor-level* gerbang XOR 12T

- **Gerbang XOR 6T:** Implementasi ini menggunakan topologi *transmission gate* yang secara signifikan mengurangi jumlah transistor menjadi enam. Keuntungannya adalah area yang lebih kecil, namun kekurangannya adalah degradasi level tegangan pada *output*, yang dapat mengurangi *noise margin*.



Gambar 3: Skematik *transistor-level* gerbang XOR 6T

- **Gerbang XNOR 6T dengan Buffer:** Untuk mengatasi masalah pada XOR 6T, desain ini menggunakan gerbang XNOR yang dibangun dari XOR 6T diikuti oleh *inverter*. Desain ini mempertahankan jumlah transistor yang rendah sambil memastikan sinyal *output* terestorasi dan *rail-to-rail*.



Gambar 4: Skematik *transistor-level* gerbang XNOR 6T


2.2. Topologi Generator Paritas

Struktur generator paritas sangat mempengaruhi determinisme waktu propagasi. Dalam studi komparatif ini, dua topologi utama dianalisis: *cascaded* dan *balanced tree*.

2.2.1. Topologi Berantai (*Cascaded*)

Topologi ini menyusun gerbang XOR secara berurutan. Kelemahannya adalah jalur sinyal yang tidak seragam. Sinyal dari *input* awal (A_0, A_1) harus melewati lebih banyak gerbang daripada sinyal dari *input* akhir, menyebabkan *delay* yang bervariasi dan lebih besar secara keseluruhan. Secara matematis, fungsi paritas dapat diekspresikan sebagai berikut.

$$P = ((((((A_0 \oplus A_1) \oplus A_2) \oplus A_3) \oplus A_4) \oplus A_5) \oplus A_6) \oplus A_7) \quad (1)$$




Gambar 5: Skematik topologi *cascaded*

2.2.2. Topologi Pohon Seimbang (*Balanced Tree*)

Topologi ini menyusun gerbang secara hierarkis untuk menyamakan panjang jalur sinyal. Topologi ini memastikan bahwa sinyal dari setiap *input* melintasi jumlah gerbang yang sama, menghasilkan *delay* yang lebih seragam dan dapat diprediksi. Secara matematis, fungsi paritas dapat diekspresikan sebagai berikut.

$$P = (((A_0 \oplus A_1) \oplus (A_2 \oplus A_3)) \oplus ((A_4 \oplus A_5) \oplus (A_6 \oplus A_7))) \quad (2)$$




Gambar 6: Skematik topologi *balanced tree* XOR

Salah satu keuntungan lainnya dari topologi ini adalah kemampuannya untuk menggunakan gerbang XNOR sebagai pengganti XOR. Hal ini dapat dibuktikan secara matematis.

$$\begin{aligned} A \oplus B &= \overline{A}B + A\overline{B} \\ \overline{A} \oplus \overline{B} &= \overline{\overline{A}B} + \overline{A\overline{B}} = A\overline{B} + \overline{A}B \\ \therefore \overline{A} \oplus \overline{B} &\equiv A \oplus B \end{aligned} \quad (3)$$

Inverter hanya diperlukan pada akhir rangkaian untuk menghasilkan paritas genap. Dengan menggunakan gerbang XNOR, fungsi paritas dapat diekspresikan sebagai berikut.

$$P = (((A_0 \odot A_1) \odot (A_2 \odot A_3)) \odot ((A_4 \odot A_5) \odot (A_6 \odot A_7))) \quad (4)$$



Gambar 7: Skematik topologi *balanced tree* XNOR

3. Metodologi Simulasi

Simulasi rangkaian dilakukan dengan mengekstraksi *netlist* dari skematik Xschem untuk divalidasi menggunakan beberapa metode.

- **Simulasi Transien (SPICE):** Dilakukan untuk menganalisis respons dinamis rangkaian terhadap sinyal *input* pulsa. Pengaturan simulasi menggunakan suplai tegangan $V_{DD} = 1.8$ V pada kondisi temperatur nominal. Sinyal *input* berupa pulsa periodik untuk mengukur *propagation delay*, *rise time*, *fall time*, dan konsumsi daya dinamis.
- **Simulasi DC Sweep (SPICE):** Dilakukan untuk mendapatkan kurva VTC (*Voltage Transfer Characteristic*) dan menganalisis *noise margin* dari setiap gerbang logika.
- **Verifikasi Fungsional (Verilog):** Dilakukan untuk memvalidasi kebenaran logika dari generator paritas 8-bit. Sebuah *testbench* Verilog dibuat untuk melakukan tes menyeluruh terhadap semua 256 kombinasi *input* yang mungkin. *Testbench* ini membandingkan *output* dari desain (DUT) dengan hasil kalkulasi paritas referensi dan melaporkan setiap kesalahan.

4. Hasil Simulasi dan Analisis

Tabel 1: Metrik performa gerbang logika

<i>Gate</i>	t_{pd}	t_r	t_f	P_{dyn}	P_{st}	PDP
NOT	18.97 ps	30.47 ps	21.95 ps	111.08 nW	0.58 nW	2.11 fJ
XOR 6T	9.13 ns	9.19 ns	19.01 ns	73.08 nW	0.59 nW	667.40 fJ
XOR 12T	9.17 ns	9.16 ns	19.10 ns	2.41 μ W	11.06 nW	22.11 pJ
XNOR 6T (<i>Buffered</i>)	9.16 ns	20.03 ps	15.35 ps	361.34 nW	1.62 nW	3.31 pJ

Tabel 2: Metrik performa implementasi generator paritas genap 8-bit


Implementasi	t_{pd}	t_r	t_f	P_{dyn}	P_{st}	PDP
XOR 6T (<i>Unbalanced</i>)	14.79 ps	8.93 ns	5.94 ns	12.98 μ W	6.16 nW	0.19 pJ
XOR 6T (<i>Balanced</i>)	4.30 ns	9.11 ns	5.87 ns	5.55 μ W	57.44 nW	23.87 pJ
XOR 12T (<i>Unbalanced</i>)	75.02 ps	8.95 ns	5.82 ns	51.17 μ W	195.35 nW	3.84 pJ
XOR 12T (<i>Balanced</i>)	4.40 ns	60.49 ps	60.95 ps	22.68 μ W	104.18 nW	99.69 pJ
XNOR 6T (<i>Balanced</i>)	4.34 ns	29.52 ps	21.62 ps	24.23 μ W	25.28 nW	105.09 pJ

Tabel 3: Hasil verifikasi fungsional digital

Implementasi	Sukses	Gagal	Keberhasilan
XOR	256	0	100%
XNOR	256	0	100%


4.1. Plot Hasil Simulasi

4.1.1. Plot Simulasi Gerbang NOT




Gambar 8: Hasil simulasi untuk gerbang NOT standar.

4.1.2. Plot Simulasi Gerbang XOR 6T




Gambar 9: Hasil simulasi untuk gerbang XOR 6T.

4.1.3. Plot Simulasi Gerbang XOR 12T




Gambar 10: Hasil simulasi untuk gerbang XOR 12T.

4.1.4. Plot Simulasi Gerbang XNOR 6T (*Buffered*)




Gambar 11: Hasil simulasi untuk gerbang XNOR 6T dengan *buffer*.

4.1.5. Plot Simulasi Generator Paritas XOR 6T (*Cascaded*)




Gambar 12: Hasil simulasi untuk generator paritas 8-bit menggunakan XOR 6T dengan topologi *cascaded*.

4.1.6. Plot Simulasi Generator Paritas XOR 6T (*Balanced*)




Gambar 13: Hasil simulasi untuk generator paritas 8-bit menggunakan XOR 6T dengan topologi *balanced tree*.

4.1.7. Plot Simulasi Generator Paritas XOR 12T (*Cascaded*)




Gambar 14: Hasil simulasi untuk generator paritas 8-bit menggunakan XOR 12T dengan topologi *cascaded*.

4.1.8. Plot Simulasi Generator Paritas XOR 12T (*Balanced*)



Gambar 15: Hasil simulasi untuk generator paritas 8-bit menggunakan XOR 12T dengan topologi *balanced tree*.

4.1.9. Plot Simulasi Generator Paritas XNOR 6T (*Balanced*)



Gambar 16: Hasil simulasi untuk generator paritas 8-bit menggunakan XNOR 6T dengan topologi *balanced tree*.

5. Kesimpulan