# **Analog Circuit Design**

#### HW1

# 工科 25 110011101 林冠澔

# (1) Above-threshold Device parameters and Amplifier Design

(a) Estimate the values of the Level-1 parameters

N_18.1	
$V_{th0}$	0.3075V
K	266.46 uA/V <sup>2</sup>
λ	0.02
γ	$0.0043 \text{ V}^{1/2}$
$2  \phi_F $	0.8838V

P_18.1	
$V_{th0}$	-0.4555 V
K	$102.36 \text{ uA/V}^2$
λ	0.04
γ	$0.0055 \text{ V}^{1/2}$
$2  \phi_F $	0.9102V

$$V_{th} = 0.3095 \text{ V.}$$

$$K = M_{o} (_{opc} = M_{o} \cdot \frac{\mathcal{E}_{opc}}{T_{opc}} = 3.2410 \times 10^{2} \cdot \frac{3.4 \cdot 8.854 \times 10^{-14} \cdot \frac{1}{2} \cdot \frac{A.S}{\sqrt{100}}}{4.2 \times 10^{-9} \cdot (m)} = 266.46 \text{ MA}_{e}/2.$$

$$N = 0.02.$$

$$V = \frac{\sqrt{2\mathcal{E}_{sig} N_{sub}}}{C_{opc}} = \frac{\sqrt{2 \cdot 11.9 \cdot 8.859 \times 10^{-14} \cdot 3.7446 \times 10^{-19}}}{2.4 \times 10^{-9}} = 0.0043 \text{ V}^{\frac{1}{2}}$$

$$2 | \phi_{F}| = 2 \frac{k7}{g} \ln \left( \frac{N_{sub}}{N_{i}} \right) = 2 \cdot \frac{1.381 \times 10^{-23}.300}{1.6 \times 10^{-19}} \ln \left( \frac{3.9446 \times 10^{-19}}{1.45 \times 10^{-19}} \right) = 0.8838 \text{ V.}$$

$$V_{th} = -0.4555 V.$$


$$K = M_0 C_{ox} = M_0 \cdot \frac{\varepsilon_{ox}}{T_{ox}} = 1.245 \times 10^2 \cdot \frac{3.9 \cdot 8.854 \times 10^{-14}}{4.2 \times 10^{-9}} = 102.36. \text{ MJ}_2.$$

$$\gamma = 0.04.$$

$$V = \frac{\sqrt{2\varepsilon_3 i \, 8 \, N_{5008}}}{C_{ox}} = \frac{\sqrt{2 \cdot 11.7 \cdot 8.854 \times 10^{-14} \cdot 1.6 \times 10^{-19} \cdot 6.231 \times 10^{-19}}}{\frac{3.9 \cdot 8.859 \times 10^{-14}}{4.2 \times 10^{-9}}} = 0.0055 V^{\frac{1}{2}}$$

$$2 | \phi_F | = 2 \frac{17}{9} \ln \left( \frac{10 \cdot 10^{-19}}{1.6 \times 10^{-19}} \ln \left( \frac{6.231 \times 10^{-19}}{1.45 \times 10^{-19}} \right) = 0.9102 V.$$


(b) Use the Level-1 parameters obtained in (a) to design (W/L)i by hand calculation



### (c) First-time Design

$I_{bias}$	80.65 uA
$I_d$	40.33uA
Power	145.2uW

Spec.	Width(m)	Length (m)	m
M1	15*2u	2u	1
M2	15*2u	2u	1
M3	30*0.5u	0.5u	1
M4	30*0.5u	0.5u	1
M5	12*1u	1u	1



# (i) Operating Mode for all transistor

➤ M1 · M2

$$V_{ds} = 755.4 \, mV$$
 $V_{gs} = 539.2 \, mV$ 
 $V_{th} = 415.4 \, mV$ 
 $\because V_{gd} < V_{th} \Rightarrow Saturation \, Region$ 
 $g_m = 504.3 \, uA/V$ 
 $r_o = \frac{1}{g_{ds}} = 199.6 \, k\Omega$ 


➤ M3 · M4

$$\begin{aligned} V_{ds} &= -683.8 \ mV \\ V_{gs} &= -683.8 \ mV \\ V_{th} &= -501.3 \ mV \\ \because |V_{gd}| < |V_{th}| \Rightarrow Saturation \ Region \\ g_m &= 367.5 \ uA/V \\ r_o &= \frac{1}{g_{ds}} = 258.2 \ k\Omega \end{aligned}$$


➤ M5

$$\begin{aligned} V_{ds} &= 360.8 \, mV \\ V_{gs} &= 600 \, mV \\ V_{th} &= 385.3 \, mV \\ \because |V_{gd}| < |V_{th}| \Rightarrow Saturation \, Region \\ g_m &= 657.1 \, uA/V \\ r_o &= \frac{1}{g_{ds}} = 68.77 \, k\Omega \end{aligned}$$

#### Sweep the DC value of vo with v<sub>I</sub> sweeping from 0 to VDD (ii)




DC gain max = 60.4796 V/V




DC gain@900mV = 56.5318 V/V

# (iii) Frequency response of $V_O/V_I$ as $V_I = V_{REF} = 0.9V$




• AC gain = 56.4655 V/V = 35.0357 dB




•  $f_{3dB} = 1.322 \text{ MHz}$ 

- (d) Compare the differences between simulation results and hand calculation. 計算方式是以(c)圖 operation point 中各個 node 電壓作為基準來對各個電晶 體電壓進行  $I_D$  v.s  $V_G$  、 $I_D$  v.s. VD 的 sweep。
- M1 · M2 (

• 
$$g_m = \frac{\partial I_D}{\partial V_{gs}} \Big|_{V_G = 900mV @ V_D = 1.116V \cdot V_S = 360.8mV} = 485.454 \ uA/V$$




• 
$$r_o = \left(\frac{\partial I_D}{\partial V_{DS}}\Big|_{V_D = 1.116V @ V_G = 900mV \cdot V_S = 360.8mV}\right)^{-1} = 199.495k\Omega$$




Vd(V)

# • M3 · M4

• 
$$g_m = \frac{\partial I_D}{\partial V_{SG}} \Big|_{V_G = 1.116 mV @ V_D = 1.116 V \cdot V_S = 1.8V} = 376.212 \ uA/V$$




• 
$$r_o = \left(\frac{\partial I_D}{\partial V_{SD}}\Big|_{V_D = 1.116V @ V_G = 1.116V \cdot V_S = 1.8V}\right)^{-1} = 259.272 \ k\Omega$$




### • M5

• 
$$g_m = \frac{\partial I_D}{\partial V_{gs}}\Big|_{V_G = 600mV @ V_D = 360.8mV \cdot V_S = 0V} = 643.651 uA/V$$



• 
$$r_o = \left(\frac{\partial I_D}{\partial V_{DS}}\Big|_{V_D = 360.8 mV @ V_G = 600 mV \cdot V_S = 0V}\right)^{-1} = 67.265 \ k\Omega$$



#### • Level-1Parameter

由於電晶體利用 Sweep 與 DC operating 產生的(.lis)所得出的  $r_o$  相當接近,所推得的 $\lambda$  也完全相同。因此採用前項 sweep 所算得的  $r_o$  進行計算。

Level-1 Parameters	Re-calculation		From process file		
	M1 · M2	M3 · M4	M5	N_18.1	P_18.1
$V_{th0}(V)$	415.4	-501.3	385.3	307.5	-455.5
$K (uA/V^2)$	350.85	80.55	291.6	266.46	102.36
λ	0.124	0.096	0.184	0.02	0.04

因為尺寸會造成的製程誤差以及單一 mos 與電路上會有的多種電場效應與電晶體內部多個 p-n juntion 以及氧化層造成的漏電流影響,模擬出的電晶體參數並不會與使用製成檔算出的結果匹配。


根據計算結果與製程檔案相比較,Vth、 $K(含 u_n$ 、Cox)與  $\lambda$  會藉由計算電阻與電流飽和公式影響設計電晶體的比例,而三者當中影響最大的即是  $\lambda$  參數,因為  $\lambda$  與電晶體的 L 高度相關,若 L 降低則  $\lambda$  會上升進而影響電阻。而我所設計的 L 與理想值最多有差到兩倍多。因此會造成極大誤差。

另外一個誤差就是電流公式我並沒有考慮 channel-length modulation 的效應會帶來的少部分電流影響,因此過程中也會有誤差。

最後就是因為 NMOS 的 P-well 必須要接地,因此在 M1、M2 的部分會有 body effect 的效應造成部分的漏電,但這部分因為我並未在電流公式中考慮 body effect,因此 Level-1 參數中的  $\gamma$  與 $|\psi_F|$ 不會是影響的主因。

(d).
N_18.1 (M1, M2).
Vth = 415.4 m V.
Vo = 1/21p > 199, 495 K = 1/2 12 + 40-53M
> 1/4 = 0.124.
I, = 1/2 K. W. ( Vas - Vin) = 40.33 M = 1/2 K. 15 (539.2 m - 415.4 m)2
⇒ K <sub>12</sub> = 350.85 MX.
P_18.1 (M3. M4).
Vih = -501-3 m V.
Vo = 1 > 259,292 K= 1,34.4053M
⇒ >> 3,4 = 0.096.
In = 1/2 Kp (4) ( Usa-   Van ) = 40.33 = 1/2 Kp +30 * (0.684-0.5013) 2
⇒ K <sub>3,4</sub> = 80.55 MÅ.
N_18 (Ms)
Vth = 385.3 m.V
$V_0 = \frac{1}{\lambda I_0} \Rightarrow 69.265 k = \frac{1}{\lambda_T \cdot 80.65M}$
⇒ As = 0.184.
$I_p = \frac{1}{2} k_n \left( \frac{k_n}{L} \right) \left( V_{43} - V_{44} \right)^{\frac{1}{2}} \Rightarrow 80.65 = \frac{1}{2} \times k_n \times \left[ 2 \times \left( 0.6 - 0.3853 \right)^{\frac{1}{2}} \right]$
⇒ K <sub>5</sub> = 291,60 Mg.


(e) Use re-estimated Level-1 parameters to design (W/L)<sub>i</sub> by hand calculation.




(f) Use Spectre to simulate the design in (e).

Spec.	Width(m)	Length (m)	m
M1	18*2.2u	2.2u	1
M2	18*2.2u	2.2u	1
M3	9.5*0.43u	0.43u	1
M4	9.5*0.43u	0.43u	1
M5	11*1u	1u	1


$I_{bias}$	74.04 uA	Av	60.14 V/V
$I_d$	37.02 uA	$f_{3dB}$	1.25 MHz
$V_b$	600 mV	Power	133.3 uW




# Vo v.s. Vi (DC sweep)




 $\overline{DC \text{ gain max}} = 62.183 \text{ V/V}$ 



# Frequence response (AC small signal)



 $A_{V\_AC} = 60.140 \text{ V/V} = 35.5833\text{B}$ 



 $f_{3dB} = 1.252 \text{ MHz}$ 

Freq (Hz)

# Adjustment procedure

藉由 redesign 的過程中,除了最後得出的 $(\frac{w}{L})$ 比例外,其中所能算出的 $g_{mn} \cdot r_{ON}$ 與  $r_{OP}$  是設計放大器 spec 的關鍵參數。

- 1. 由於第一次設計出的放大器除了倍率不夠以外,另外的 3dB freq.以及 power 都有達到,加上第一次設計的整體電流值還保持在 re-estimate 所算出的電流範圍內。因此判斷是可以藉由這個模板來 redesign。
- 2. 在藉由此設計重新優化的過程中,為了維持 Level-1 參數的準確度, 第一步的假設是讓 L 保持不變,並將電流固定在與第一次所設計的模 板中相同的電流為 40uA。藉由鎖定目標電流可以藉由 level-1 參數來 得到目標 gmn、ron與 rop。
- 3. 先採用大於範圍附近的 $(\frac{W}{L})$ 比例,再觀察  $g_{mn}$ 、 $r_{ON}$ 與  $r_{OP}$ 三個參數的值,來調整 W、L 以及 B ias 電流。由於 $A_V=g_m*r_o \propto \sqrt{I_D}*\frac{1}{I_D} \propto \frac{1}{\sqrt{I_D}}$ ,所以最終設計有稍微降低一點電流來使  $g_{ain}$  更容易滿足目標。
- 4. 藉由降低 M3、M4 的 L 降低 r<sub>op</sub> 使之接近 re-estimate 設定的數值;再增加 M1、M2 的 W 提升 g<sub>m</sub> 與增加 L 提升 r<sub>on</sub>。
- 5. 最終設計出的  $r_{on} = 201.3k\Omega \cdot r_{op} = 288.4k\Omega \cdot g_m = 511.9uA/V \circ$  達到  $Av = 60.14 \text{ V/V} \cdot f_{3dB} = 1.25 \text{MHz} \cdot \text{Power} = 133uW \circ$
- 6. 優化:
  - (a) 固定更低的 Bias 電流重新估計 Level-1 參數,可以在減少 power 的同時獲得更大的增益,但須考量電晶體的驅動能力確保維持在Saturation 狀態。
  - (b) 降低 L size, 因為初始設計的 size 偏大,在實際製程中可能造成非


必要的面積消耗,因此可以試著降低 L 重新設計來獲得更佳的效益。


# (2) Subthreshold Device parameters and Amplifier Design

(a) Choose a size (W/L) for a PMOS and an NMOS transistors. Use Spectre to simulate and plot the ID-VGS curves of the selected NMOS and PMOS operating in the subthreshold region. According to the model (equation) of ID-VGS in subthreshold operation, extract the parameters Is0 and  $\kappa$  from the simulated curves.

#### > NMOS

N_18	Width(m)	Length(m)
	2u	1u






藉由紅線 Id-Vgs 圖的 sweep,可在當中獲得兩個 subthreshold 的操作點,分別為 250 mV 與 300 mV,再利用公式推導出 kappa 值與電流 Iso。

將導出的 Kappa 與 Iso 代回原電路作圖可得綠色線,由圖中比較兩條電流特性取線近乎相似,可確認兩變數推導無誤。

#### > PMOS

<b>P_18</b> Width(m)		Length(m)	
	2u	0.5u	



同上述的方式,先藉由綠色線的 Id-Vgs 圖推導出 kappa 與 Iso 值,再帶回原公式可以獲得圖中的紅色電流特性曲線,可觀察出推算的結果與原始電流幾乎相同。

- (b) Describe clearly how you select the biasing current and voltage, as well as how you calculate all transistor sizes in your design.
  - Biasing current

> K = 0.632

 $I_0 = -1.23 \times 10^{-18}$ 

$$\begin{array}{ll} : P_{dis} < 500 \text{ nW} & -: - I_{bias} < 500 \text{ nA}. \\ & \text{Slew rate} = \frac{I_{bias}}{C_{L}} \geqslant 0.3 \Rightarrow I_{bias} \geqslant 300 \text{ nA}. \\ & \Rightarrow 300 \text{ nA} < I_{bias} < 500 \text{ nA}. \\ & \Rightarrow 2\% J_{\pi}^{2} 350 \text{ nA} \text{ design.} \end{array}$$

### Biasing voltage

為了使電晶體操作在 subthreshold region,因此 Vgs < Vth。由此可以 決定 Vb 電壓為 300mV,而 Vicm 則設置為 500mV。之後再行模擬 確認或調整。

### > Transistor size

$$g_{m} = \frac{K I_{b}}{U_{T}}$$

$$V_{o} = \frac{V_{e}}{I_{b}}$$

$$f_{ZB} = \frac{1}{2\pi \cdot (V_{b} //V_{en}) \cdot C_{L}}$$

$$A_{V} = \frac{K I_{b}}{U_{T}} \times \left(\frac{V_{en}}{I_{b}} //\frac{V_{ep}}{I_{b}}\right) = \frac{K \cdot V_{en} V_{ep}}{V_{T} \cdot (V_{en} + V_{ep})}$$

$$f_{3dk} = \frac{1}{2\pi \cdot \frac{V_{en} V_{ep}}{(V_{ep} + V_{ep})^{2}} \times C_{L}}$$


因為在 Subthreshold region 的 gm 與 ro 公式如上,因此電壓增益的條件變得與電流無直接關係,而是與 kappa 值及 early voltage 有關。

但因為 $V_e = \frac{L}{\lambda}$ 會與 transistor size 有關,因此先利用 a 小題所決定的 size 進行模擬再觀察結果修改。


起初放上去的電流並未達到目標的大於 300nA,因此藉由調整 bias transistor 的尺寸並同時提高放大器中的 W size 以提高整體電流驅動能力  $(g_m)$ 。達到目標電流後,因為電壓增益尚未符合需求,因此藉由調整 pmos 的通道長度來提高電阻  $r_o$  以達所求。

最終設計的電晶體尺寸與模擬結果如下:

Spec.	Width(m)	Length (m)	m
M1	3*1u	1u	1
M2	3*1u	1u	1
M3	3*0.75u	0.75u	1
M4	3*0.75u	0.75u	1
M5	9*0.5u	0.5u	1



- (c) Use DC analysis in Spectre to simulate Iout versus (V+-V-) as V=0.5V and V+ sweeps from 0 to 1V.
- 下圖為 Iout-V<sup>+</sup>-V<sup>-</sup>圖:




根據上述 Iout 結果可知此放大器正確操作於 subthreshold region,因為當

MOS 操作在 Subthreshold 時, $I_{out} = I_{tail} * \tanh(\frac{k(V^+-V^-)}{2U_T})$ ,故電流曲線應該相當於  $\tanh$  的 S 型趨勢。另外,根據  $V^+-V^-=0V$  的操作點可以得出理論要為 0A 的時候電流卻有微小的 1A,造成的原因可能是放大器左右並沒有如理想的完全匹配因此造成些微誤差。從以上的觀點可以得出此放大器的電流趨勢與前述計算所求得的操作區域相當,因此確認為操作在次閥值區域的放大器。


而根據電流特性的 DC Operation point 可以獲得  $I_{bias}$ =337.7nA,與計算目標的 350nA 相當接近。

- Power dissipation:  $P_{diss} = 337.7nA \times 1V = 337.7nW < 500nW$  •
- (d) Use AC analysis to simulate the frequency response of the amplifier and show the result in your report.

### • Av = 65.3885 V/V




# $f_{3dB} = 10.56 \text{ KHz}$



Freq (Hz)

t (us)

(e) Connect the amplifier as a unit-gain buffer. Use transient analysis to apply a step input from 0.25 to 0.75 V and plot the corresponding transient response of Vout in your report.



利用 input voltage(綠線) = 250mV~750mV,rise time = 1ns,

量測 output voltage =  $300 \text{mV} \sim 700 \text{mV}$ 。

slew rate = 
$$\frac{0.7 - 0.3}{31.31765 - 30.11682} = 0.333 \, V/\mu s$$