# 数字逻辑设计课堂笔记整理

组合逻辑电路设计方法·两级逻辑·竞争与冒险·常用组合逻辑器件

以课堂笔记为主线；重点解释“冒险为什么出现、怎么判断、怎么消除”。

## 1 组合逻辑电路的一般设计方法

**我的课堂主线**

课堂流程：

1. 列真值表；
2. 写逻辑表达式；
3. 化简；
4. 按要求画逻辑图。

实际题目中还可能限制只能用某一种门，或要求门数少、输入端数少、逻辑级数低。

**必要补充 / 疑问解答**

组合逻辑电路没有记忆功能，理想输出只由当前输入决定。因此标准思路是：**功能语言 → 真值表 → 逻辑式 → 化简 → 门电路**。

## 2 与-或结构与与非-与非两级实现

若函数已化为与或式

$$F = P_1 + P_2 + \cdots + P_m,$$

则由德摩根定律

$$F = \overline{\overline{P_1 + P_2 + \cdots + P_m}} = \overline{\bar{P}_1 \cdot \bar{P}_2 \cdots \bar{P}_m}.$$

因此与-或两级网络可自然改成与非-与非网络。

**复习抓手**

考试里看到“只允许使用 NAND 门”时，不要凭感觉重画。先把函数化成合适的与或式，再用两次取反和德摩根律完成门型转换。

# 3 卡诺图化简在组合电路中的作用

**我的课堂主线**

课堂记法：卡诺图尽量用尽可能大的圈覆盖相邻的 1，同时尽量减少圈的数量，以减少逻辑项和每项中的变量数。

本质上是在降低门数、门输入数和逻辑级数，从而降低成本并缩短传播延迟。

# 4 竞争与冒险：为什么输入只变一次，输出却出现毛刺?

**我的课堂主线**

门电路存在传播延迟。同一个输入经不同路径到达末级门的时间不同，就会发生“竞争”；竞争若让输出产生本不应该出现的短脉冲，就叫“冒险”。

## 4.1 竞争与冒险的区别

- 竞争：多个相关信号经不同路径到达同一逻辑门的时间不同。
- 冒险：这种时间差真的导致输出出现错误短脉冲或多次跳变。

因此有竞争不一定一定出现可见冒险，但冒险通常来源于传播延迟造成的竞争。

## 4.2 静态冒险

课堂波形可整理为:

- 静态 1 冒险：理想输出应一直为 1，实际却短暂降到 0;
- 静态 0 冒险：理想输出应一直为 0，实际却短暂升到 1。

## 4.3 动态冒险

理想输出只应从 0 变 1（或从 1 变 0）一次，实际却出现 $0 \to 1 \to 0 \to 1$ 等多次跳变，称为动态冒险，常见于多级逻辑与多条传播路径。

### 4.4 逻辑冒险与功能冒险

**必要补充 / 疑问解答**

课堂笔记写到“B、C 变速不同”。这对应两类概念：

- 逻辑冒险：通常只有一个输入改变，但内部不同路径延迟导致毛刺；
- 功能冒险：多个输入几乎同时改变，而实际改变时刻不同，途中经过了本不希望出现的中间输入组合。

功能冒险因此更像“多个输入不同步”带来的问题。

## 5 用卡诺图判断和消除静态冒险

对两级与或实现，若两个相邻的 1 分别由不同乘积项覆盖，输入转换时可能出现静态 1 冒险。直观判断：**任意两个相邻的 1，最好至少被同一个圈共同覆盖。**

典型例子：

$$F = AB + \bar{A}C.$$

当 $B = C = 1$ 且 $A$ 翻转时，理论输出应保持 1，但两条路径延迟不同可能产生低脉冲。加入冗余一致项 $BC$：

$$F = AB + \bar{A}C + BC.$$

函数稳态逻辑值不变，却多了一条“桥”，可以消除该静态冒险。

**必要补充 / 疑问解答**

这就是笔记中“增加冗余项”的真正含义：这里不是追求最简，而是**故意用少量冗余换瞬态可靠性**。此外还可用选通信号、同步时序或寄存器采样，让输出只在信号稳定后被使用。

## 6 常用组合逻辑器件

**我的课堂主线**

课堂列出：Decoders、Multiplexers、Three-state Buffer、Encoders，并提到译码、代码转换、显示等应用。

| 器件 | 核心作用 | 典型理解 |
| --- | --- | --- |
| **Decoder 译码器** | 多输入、多输出，将二进制代码展开为某一路有效 | 地址译码、数码管显示、指令选择 |
| **Encoder 编码器** | 多输入编码为较少位二进制代码 | 键盘编码、优先级编码 |
| **Multiplexer MUX** | 多选一，把若干输入中的一个送到输出 | 数据选择，也可用来实现逻辑函数 |
| **Three-state Buffer 三态缓冲器** | 输出可为 0、1 或高阻 $Z$ | 多个器件共享总线时避免输出冲突 |

## 7 第二页旁注：可靠性与数字逻辑的共同语言

第二页左侧画了 5 元件桥式可靠性网络，用 $A_i$ 表示“第 $i$ 个元件正常”。它和数字逻辑有一个共同思想：**把复杂系统状态抽象为 0/1 变量，再用逻辑关系组合。**


**必要补充 / 疑问解答**

可靠性问题里，“元件正常/失效”可看成布尔变量 1/0；系统是否连通本身就是一个布尔函数。区别在于可靠性题还会给每个布尔变量附上概率，进一步计算系统成功概率。

## 8 本节复习抓手

1. 组合逻辑：真值表 $\rightarrow$ 表达式 $\rightarrow$ 化简 $\rightarrow$ 门电路。
2. 限定门型时，先做代数变换再映射。
3. 冒险根源是传播延迟；竞争是不同路径“谁先到”的问题。
4. 静态 1 / 静态 0 冒险分别表现为错误的短低脉冲 / 短高脉冲。
5. 卡诺图消冒险：让相邻状态共享同一覆盖，必要时增加冗余项。
6. 译码器、编码器、MUX、三态缓冲器是常见组合逻辑模块。

## 原始课堂笔记：数字逻辑原始笔记（第 1 页）



## 原始课堂笔记：数字逻辑原始笔记（第 2 页）

