

实验报告

课程名称: 基于软硬件协同设计的 FPGA 项目实战

实验名称: 基于状态机的数字电路实现

实验日期: 2026 年 3 月 18 日 地 点: K421 实验台

号: 20

专业班级: 25 届计算机与电子通信 2 班 学 号: 2025310272

姓名: 罗昊

评分: _____

教师评语:

教师签字：_____

日 期：_____

一、 实验目的及任务（3 分）

（1）目的：通过应用状态机三段式编程红绿灯系统，加深对状态机编程原理的理解

（2）任务：利用 6 个 LED 灯，实现东西南北方向的不同颜色的红绿灯在规律的时间间隔内亮暗

二、 实验环境（2 分）

硬件平台：

易灵思开发板

软件工具：

（1）编程环境：Vscode （2）仿真平台：ModelSim （3）开发平台 IDE：Efinity

三、实验步骤

1、系统方案设计（20 分）

（用以说明模块划分及模块间接口的系统框图，说明各模块功能及输入输出信号，状态转换图、时序波形图等。）


1. 模块划分：

（1）输入模块为 `sys_clk,sys_rst_n`。时钟信号控制计数的进行，并进一步控制交通灯信号的变化。复位信号赋予数字电路一个稳定的初始状态，避免系统上电或其他异常情况产生混乱状态。

（2）计数器受时钟信号控制，达到一定数值后控制交通灯状态的改变。


（3）输出信号为交通灯的四种点亮情况，在每一个给定的 `current state` 和时钟信号下唯一对应一种点亮方式。

2. 系统框图




这个 **sys_rst_n** 就是复位信号 **pll_inst1_CLKOUT0**（指导书上的）

3. 状态转化图



4.时序波形图



2、代码实现（20 分）

（请以开发软件界面截图形式上传设计代码，关键代码需要有注释；截图或文字说明输入输出端口的封装引脚、I/O Bank 及 I/O Voltage。）

```
1 module Traffic_Lights_display (
2     input wire sys_clk,
3     input wire sys_rst_n,
4
5     output reg [5:0] Traffic_Lights_State
6     // [5:3]表示南北方向的红绿灯，且依次为红黄绿；[2:0]则是东西方向的红绿灯，依次为红黄绿
7 );
8
9 //定义四种状态和0.5s计时单位
10 localparam CNT_MAX='d48_076_923;
11 localparam state_1='b00;
12 localparam state_2='b01;
13 localparam state_3='b10;
14 localparam state_4='b11;
15
16 reg [1:0] current_state;
17 reg [1:0] next_state;
18 reg [28:0] delay_cnt;
19
20 //delay count计时
21 always @(posedge sys_clk or negedge sys_rst_n)
22     if(sys_rst_n==1'b0)
23         delay_cnt<=29'd0;
24     else if(delay_cnt<16*CNT_MAX)
25         delay_cnt<=delay_cnt+29'd1;
26     else delay_cnt<=29'd0;
27
28 //state transfer
29 always @(posedge sys_clk or negedge sys_rst_n)
30     if(sys_rst_n==1'b0)
31         current_state<=state_1;
32     else if(sys_rst_n==1'b1)
33         current_state<=next_state;
34
35 //combination logic:To decide next_state according to current_state and input
36 always @(*)
37 case (current_state)
38     state_1:
39         if(delay_cnt==6*CNT_MAX)
40             next_state<=state_2;
41         else next_state<=current_state;
42     state_2:
43         if(delay_cnt==8*CNT_MAX)
44             next_state<=state_3;
45         else next_state<=current_state;
46     state_3:
47         if(delay_cnt==14*CNT_MAX)
48             next_state<=state_4;
49         else next_state<=current_state;
50     state_4:
51         if(delay_cnt==16*CNT_MAX)
52             next_state<=state_1;
53         else next_state<=current_state;
54     default:next_state<=current_state;
55 endcase
56
57 //sequential logic,to decide output according to next_state
58 always @(posedge sys_clk or negedge sys_rst_n)
59     if(sys_rst_n==1'b0)
60         Traffic_Lights_State<=6'b100001;
61     else case(current_state)
62         state_1:
63             Traffic_Lights_State<=6'b100001;
64         state_2:
65             Traffic_Lights_State<=6'b100010;
66         state_3:
67             Traffic_Lights_State<=6'b001100;
68         state_4:
69             Traffic_Lights_State<=6'b010100;
70         default:Traffic_Lights_State<=6'b100001;
71     endcase
72 endmodule
```


封装引脚和 Bank Voltage 都是借鉴指导书上的，Bank 是 BR BL（LED 的引脚）TL(时钟的引脚)，压降为 3.3V，引脚如图所示

LED IO	FPGA IO
LED0	P15
LED1	P14
LED2	R14
LED3	N14
LED4	N13
LED5	P13
LED6	R3
LED7	R4

3、测试文件及仿真结果（20 分）

```
1  `timescale 1ns/1ns
2  module Traffic_Lights_display_tb();
3
4  reg sys_clk;
5  reg sys_rst_n;
6
7  wire [5:0] Traffic_Lights_State;
8
9  //赋值复位信号和时钟信号
10 initial begin
11     sys_clk<=1'b1;
12     sys_rst_n<=1'b0;
13     #20
14     sys_rst_n<=1'b1;
15 end
16
17 always #5 sys_clk<=~sys_clk;
18
19 //测试模块
20 Traffic_Lights_display Traffic_Lights_display_inst
21 #(.CNT_MAX(25'd100))
22 (
23     .sys_clk(sys_clk),
24     .sys_rst_n(sys_rst_n),
25
26     .Traffic_Lights_State(Traffic_Lights_State)
27 );
28 endmodule
```

（上面代码都是自己写的，但其中的代码错误已经借用 AI 工具改正，所以能在编译器、ModelSim 上运行成功）



测试文件中以 10ns 作为一个时钟周期，CNT_MAX 设置为 29'd100，所以在 $6 \times 100 \times 10 = 6000\text{ns}$ 时会发生第一次 Traffic_Lights_State 的变化，经过 16000ns 才能观察到完整的一个周期的信号变化。当时间为 6000ns 时，current_state 由 00 变为 01，Traffic_Lights_State 由 100001（表示南北红灯亮和东西绿灯亮）变为 100010（南北红灯亮和东西黄灯亮），来到第二阶段。后续变化与此类似

五、实验结果（10 分）

固化程序后打开开发板的开关，LED 灯按照指定的顺序（16 15 34 24）闪烁，闪烁时间也依次为 3 秒、1 秒、3 秒、1 秒。

六、AI 辅助过程与成效分析（20 分）

1、在实验中使用了哪（几）种 AI 工具？使用的具体方式有哪些？如：语法预习/答疑，代码编写，调试纠错，逻辑优化等。（10 分）

（1）用了豆包。

（2）具体方式：1.生成了一个更清晰的三段式模板和“投币购买可乐”的实例。这帮助我理解每一段逻辑。我正是参考它给的实例和模板尝试编写这次代码

2.修改我的源文件中的语法错误。（1）比如设置灯控信号时忘记定义位宽，经 AI 改正应该写成 `output reg [5:0] Traffic_Lights_State`。（2）测试文件模块名应该相异于源文件的。（3）寄存器 `delay_cnt` 设置的位宽过短，不足以容纳 `16*cnt_max` 的计数需求，在 AI 的辅助下我把位宽调节成了 31 位。

3.优化计时逻辑。我一开始想用 6—8—14—16—0 作为一个完整的计时周期。但 AI 用 0—3—0—1—0 作为一个周期，对题目要求回应更明确，而且避免了中途因毛刺、延时造成结果完全错误。

4.可能隐患提示。若开发板的 LED 灯输出 0 才亮，AI 建议将原输出值取反。


2、列举至少一条 AI 辅助解决的重点问题及成效。（10 分）

```
1 wire [5:0] Traffic_Lights_State;
2
3 // 0111111111111111
4 initial begin
5     sys_clk<=1'b1;
6     sys_rst_n<=1'b0;
7     #20
8     sys_rst_n<=1'b1;
9 end
10
11 always #5 sys_clk<=~sys_clk;
12
13 // 0111111111111111
14 Traffic_Lights_display Traffic_Ligh
15     delay_cnt[25:0] = 16 * cnt_max;
16
17 (
18     .sys_clk(sys_clk),
19     .sys_rst_n(sys_rst_n),
20     .Traffic_Lights_State(Traffic_Ligh
21 );
22
23 
```

问题 1：编译时出现“语法错误”警告


AI 辅助：模块例化时重定义的参数必须紧跟在模块名后面，但要位于实例名的前面

解决措施：让重定义参数和模块名列于同一行，调整“模块名”“实例名”“参数”的位置



自身收获：掌握了包含参数的实例化模块的规范写法

问题 2：一开始仿真时设置的时间 2000ns 过小，导致 Traffic_Lights_State 没有电平的变化。



AI 辅助：AI 的帮助下我认识到实现一次周期循环的时间跨度很大，必须将时间调到 us 量级。

解决措施：调整时间跨度为 50us.

自身收获：要根据时钟周期和计时器的临界点计算时间跨度，不能设置过小导致观察不到现象

六、实验总结（5 分）

- 1.设计前先掌握作品的设计思路（状态机类型？其他类型？）再在这个成熟的框架下写代码
- 2.利用 AI 生成类似的实例后，自己参照实例和资料写代码，加深对知识点的理解。熟练后应当独立编写代码
- 3.仿真前要自己先寻找错误，不能等到提示错误才找 AI 修正。