



Computer Organization & Design 实验与课程设计

实验四

CPU子核集成替换

---优化CPU调试、测试和应用环境 -逻辑实验模块优化四

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

实验目的



- 1. 复习寄存器传输控制技术
- 2. 掌握CPU的核心组成: 数据通路与控制器
- 3. 设计数据通路的功能部件
- 4. 进一步了解计算机系统的基本结构
- 5. 熟练掌握IP核的使用方法

实验环境



□实验设备


- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. 计算机软硬件课程贯通教学实验系统(Sword)
- 3. Xilinx ISE14.4及以上开发工具

□材料

无

计算机软硬件课程贯通教学实验系统





- ▼ **标准接口** 支持基本计算机系统实现
 - 12位VGA接口(RGB656)、USB-HID(键盘)
- ▼ 通讯接口 支持数据传输、调试和网络
- UART接口、10M/100M/1000M以太网、SFP光纤接口
- ▼ 扩展接口 支持外存、多媒体和个性化设备

MicroSD(TF) 、 PMOD、 HDMI、 Arduino

贯通教学实验平台主要参数

▼ 核心芯片

Xilinx Kintex™-7系列的XC7K160/325资源:

162,240个,Slice: 25350,片内存储: 11.7Mb

▼ 存储体系 支持32位存储层次体系结构

6MB SRAM静态存储器: 支持32Data, 16位TAG

512M BDDR3动态存储: 支持32Data

32MB NOR Flash存储 : 支持32位Data

▼ 基本接口 支持微机原理、SOC或微处理器简单应用 4×5+1矩阵按键、16位滑动开关、16位LED、8 位七段数码管





系统结构与系统软件实验室

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

实验任务



1. 用IP核集成CPU并替换实验三的CPU核

- 选用教材提供的IP核集成实现CPU
- ■此实验在Exp03的基础上完成
- 3. 设计数据通路子部件并作时序仿真:

 - Register Files
- 4. 熟练掌握IP核的使用方法

Course Outline



实验目的与实验环境

实验任务

实验原理


实验操作与实现

浙江大学系统结构与系统软件实验室

Computer Organization



□ Decomposability of computer systems




Digital circuits vs CPU organization



□ Digital circuit

General circuits that controls logical event with logical gates Hardware



□ Computer organization

Special circuits that processes logical action with instructions
 Software



CPU部件之1-数据通路: RSDP9



Datapath


- CPU主要部件之一
- 寄存器传输控制对象: 通用数据通路

□基本功能

- ■具有通用计算功能的算术逻辑部件
- ■具有通用目的寄存器
- ■具有通用计数所需的尽可能的路径

□本实验用IP 软核- RSDP9

- 核调用模块RSDP9.edf
- 核端口信号定义模块(空文档):
 - □ RSDP9.v



浙江大学

数据通路端口定义-RSDP9.v



```
//寄存器时钟
         RSDP9 (input wire clk,
⊟module
              input wire rst,
                                                //寄存器复位
                                                //指令数据域
              input wire[31:0] inst field,
              input wire[31:0] Data in,
                                                //CPU数据输入
              input wire
                            ALUSrc A,
                                                //寄存器A通道控制
                                                //寄存器B通道控制
              input wire      ALUSrc B,
              input wire[2:0] ALUC,
                                                //ALU操作功能控制
              input wire[1:0] ImmSel,
                                                //RISV-V多立即数选择
                                                //REG写数据通道选择
              input wire[1:0] DatatoReq,
                                                //PC使能信号
              input PCEN,
              input wire
                                                //UJ跳转控制
                            Jump,
                                                //SB跳转控制
              input wire
                            Branch,
                                                //寄存器写信号
              input wire
                            RegWrite,
                                                //符号标志(保留)
              input Sign,
              output wire[31:0] PCOUT,
                                                //PC地址输出
              output wire[31:0] Data out,
                                                //CPU数据输出
                                                //ALU运算结果输出
              output wire[31:0] ALU out,
                                                //溢出(保留)
              output overflow,
                                                //ALU操作为"0"
              output zero,
                                                //Debug signals
                                                //rs1寄存器输出
              output rs1 data,
                                                //寄存器写数据
              output Wt data,
              output ALUA,
                                                //ALU A通道输入
                                                //ALU B通道输入
              output ALUB,
              input [6:0]Debug addr,
                                                //测试定位
                                                //测试、调试信号
              output [31:0]Debug regs
              );
endmodule
          计算机学院 系统结构与系统软件实验室
```

CPU部件之2-控制器: SCtrl



□ Controller

- CPU主要部件之一
- 寄存器传输控制单元:


控制运算和通路控制器

□基本功能

- ■指令译码
- ■产生操作控制信号: ALU运算控制
- ■产生指令所需的路径选择

□本实验用IP 软核- RSCU9

- 核调用模块RSCU9.edf
- 核端口信号定义模块(空文档):
 - □ RSCU9.v



洲江大学

控制器端口定义- RSCU9.v



```
⊟module
         RSCU9(input clk,
               input reset,
               input[4:0]OPcode,
                                                   //OPcode: inst[6:2]
                                                   //Function: inst[14:12]
               input[2:0]Fun3,
               input Fun7,
                                                   //Function: inst[30]
                                                  //CPU Wait, 复杂时序交互(保留)
               input MIO ready,
               input zero,
                                                   //ALU result = 0
                                                   //ALU源操作数1选择
               output reg ALUSrc A,
                                                   //ALU源操作数2选择
               output reg ALUSrc B,
                                                  //立即数选择控制
               output reg [1:0]ImmSel,
                                                  //写回控制选择
               output reg [1:0]DatatoReg,
               output PCEN,
                                                   //UJ跳转控制
               output reg Jump,
                                                   //SB分支跳转控制
               output reg Branch,
               output reg RegWrite,
                                                   //寄存器堆写使能
                                                   //存储器读写使能
               output reg WR,
                                                   //ALU控制
               output reg [2:0]ALUC,
                                                   //存储器操作信号
               output reg CPU MIO,
                                                   //存储器访问有效
               output ALE
              );
```

浙江大学

endmodule


数据通路的功能部件之一: ALU



□ 实现5个基本运算

- ■整理逻辑实验八的ALU
- ■逻辑图输入并仿真

ALU Control Lines	Function	note
000	And	兼容
001	Or	兼容
010	Add	兼容
110	Sub	兼容
111	Set on less than	
100	nor	扩展
101	srl	扩展
011	xor	扩展





ALU硬件描述参考代码



```
module alu(input [31:0] A,
                  input [31:0] B,
 2
                                                               //ALU operation后续改为ALUC
                 input [2:0]ALU operation,
 3
                 output reg [31:0] res,
 5
                 output zero,
                 output overflow How do you write with overflow code?
 6
                ) ;
 8
 9
     wire[31:0] res and,res or,res add,res sub,res nor,res slt,res xor,res srl;
     parameter one = 32'h00000001, zero 0 = 32'h00000000;
10
11
         assign res and = A & B;
                                        wire [31:0] SB = ALUC[2] ? ~B : B; //if ALUC[2]=1 then res add = A - B;
12
         assign res or = A | B;
                                         assign {Co,res add} = A + SB + CO; //ADC: 符号运算加减器
13
         assign res add = A + B;
                                                               //无符号减法
14
         assign res sub = A - B;
15
         assign res nor = ~(A | B);
                                                               //无符号比较
         assign res slt = (A < B) ? one : zero 0;
16
17
         assign res xor = A ^ B;
                                         What is the difference The codes in the Synthesize?
         assign res srl = B >> 1;
18
19
                                                    always @ (*)
20
         always @*
21
               case (ALU operation)
                                                         case (ALU operation)
22
                   3'b000: res=res and;
                                                              3'b000: res = A & B;
                  3'b001: res=res or;
23
                                                               3'b001: res = A | B;
24
                   3'b010: res=res add;
25
                  3'bll0: res=res sub;
                                                               3'b010: res = A + B;
                  3'bl00: res=res nor;
26
                                                              3'b110: res = A - B;
27
                  3'blll: res=res slt;
                                                              3'b100: res = ^{\sim}(A \mid B);
28
                  3'b011: res=res xor;
29
                  3'bl01: res=res srl;
                                                              3'b111: res = (A < B) ? one : zero 0;
                  default: res=res add;
30
                                                              default: res = 32'hx;
31
               endcase
32
         assign zero = (res==0)? 1: 0;
                                                        endcase
33
     endmodule
```


数字系统的功能部件之一: Register files



- □实现32×32bit寄存器组
 - ■优化逻辑实验Regs
 - 行为描述并仿真结果

□端口要求

- 二个读端口:
 - R_addr_A
 - □ R_addr_B
- 一个写端口,带写信号
 - Wt_addr
 - \Box L_S





非常精练的参考代码

此代码留有BUG,请同学自行编写

```
Module regs(input clk, rst, L S,
                                                                                    rdata A(31:0)
               input [4:0] R_addr_A, R_addr_B, Wt_addr,
                                                                           R_addr_A(4:0)
                                                                                    Regs
                                                                           R addr B(4:0)
               input [31:0] wt data
               output [31:0] rdata_A, rdata_B
                                                                           Wt_addr(4:0)
                                                                                    rdata B(31:0)
reg [31:0] register [1:31];
                                         // r1 - r31
                                                                           Wt_data(31:0)
   integer i;
                                                                           ISE封装逻辑符号
                                                                                  // read
   assign rdata A = (Rs addr A == 0) ? 0 : register[reg Rd addr A];
                                                                                  // read
   assign rdata B = (Rt addr B == 0) ? 0 : register[reg Rt addr B];
   always @(posedge clk or posedge rst)
                                                                                  // reset
     begin if (rst==1) for (i=1; i<32; i=i+1) register[i] <= 0;
             else if ((Rd addr != 0) && (we == 1))
                     register[Wt addr] <= wdata;</pre>
                                                                                  // write
     end
   assign Debug regs = (Debug addr == 0) ? 0 : register[Debug addr];
                                                                                   //TEST
```

endmodule

代码来自李亚民教授



CPU测试信号采样模块

CPUTEST

PC[31:0]

INST[31:0]



U1-3

□ CPU测试信号采样

- CPU总线信号
- DP通路数据信号
- DP通路控制信号
- Reg数据(独立)
- 存储器数据(独立)

F储器采样 SW013 ROMADDR[31:0] ROMData[31:0] RAMADDR[9:0] RAMADDR[9:0] RAMData[31:0] MEM_Addr[31:0] MEM_Addr[31:0]

□采样数据定位

- 采样时序由VGA屏幕坐标定位
 - □ 采样时序(地址)标志: Debug_addr
- 采样信号可根据测试需要调整
 - □时序标志不可轻易修改

RS1DATA[31:0] Datai[31:0] Datao[31:0] Addr[31:0] A[31:0] B[31:0] WDATA[31:0] Test_signal[31:0] ALUC[2:0] DatatoReg[1:0] ALUSrc_A ALUSrc B WR RegWrite Branch Jump Debug addr[4:0] **CPUTEST**

浙江大学

测试采样原理



□简单原则

- ■抽取关键信号显示
- 结合测试程序单步执行。也可自动分析采样数据。
- ■尽量不影响CPU状态和控制
 - □以旁路记录为主,干预获取为辅

□主要测试信号

- 指令代码: 指令是否正常读取和正确
- 指令地址: 读取指令与地址是否对应
- 寄存器数据: 寄存器数据是指令运行结果重要标志
 - □根据寄存器结果回溯各路信号
- 存储访问信号: 存储访问是否正常
- 操作控制: 指令每步操作控制信号是否正确
- 操作结果: 结果数据、地址和状态是否预期

浙江大学 计算机学院 系统结构与系统软件实验室

CPU采样代码:端口描述



□主要采样输入信号

■ 部分信号内部合成

```
//当前PC指针信号
□module CPUTEST(input[31:0]PC,
                                        //当前读出指令
              input[31:0]INST,
                                         //rs1寄存器读出数
              input[31:0]RS1DATA,
                                         //外部输入CPU数据
              input[31:0]Datai,
                                         //CPU输出数据(对应rs2寄存器输出)
              input[31:0]Datao,
                                         //CPU输出地址(对应ALU运算结果)
              input[31:0]Addr,
                                         //ALU A端口输入数据
              input[31:0]A,
              input[31:0]B,
                                         //ALU B端口输入数据
                                        //寄存器写入数据
              input[31:0]WDATA,
                                         //ALU操作功能编码
              input [2:0]ALUC,
                                        //寄存器写通路控制
              input [1:0]DatatoReq,
              input ALUSrc A,
                                         //寄存器A通道控制
                                         //寄存器B通道控制
              input ALUSrc B,
                                         //存储器写信号
              input WR,
                                         //寄存器写信号
              input ReqWrite,
                                         //SB转移标志
              input Branch,
                                         //UB转移标志
              input Jump,
                                        //采样时序地址
              input[4:0]Debug addr,
             output reg [31:0] Test signal
                                         //采样输出数据
```

浙江大学

CPU采样代码:采样时序 CPUTEST



```
always @* begin
       case (Debug addr[4:0])
           0: Test signal = PC;
           1: Test signal = INST;
           2: Test signal = {{20{INST[31]}},INST[31:20]};
                                                                    //imm 12
           3: Test signal = {{{11{INST[31]}},INST[31],INST[19:12],INST[20],INST[30:21],1'b0}}; //UJimm
           4: Test signal = { (27'b0, INST[19:15]}};
                                                                     //rs1
           5: Test signal = RS1DATA;
                                                                    //rs1 data
           6: Test signal = {{20{INST[31]}}, INST[31:25], INST[11:7]}; //Simm 12
           7: Test signal = {INST[31:12], 12'h0};
                                                                     //LU imm
           8: Test signal = {27'b0, INST[24:20]};
                                                                     //rs2
           9: Test signal = Datao;
                                                                      //Rs2 data
           10: Test signal = {{19{INST[31]}}, INST[31], INST[7], INST[30:25], INST[11:8],1'b0};//SB imm
           11: Test signal = {7'h0,WR, 7'h0,RegWrite,13'h0,ALUC}; // control signal
           12: Test signal = {27'b0, INST[11:7]};
                                                                    //rd A;
           13: Test signal = WDATA;
                                                                     //Write:rd-Data
           14: Test signal = Datai;
                                                                     //MIO to CPU
           15: Test signal = {7'h0,Branch, 7'h0,Jump, 14'b0, DatatoReg};
                                    测试信号可以调整,时序必须与测试模块对应
           16: Test signal = A;
           17: Test signal = Addr;
                                                                    //ALU out
                                                                   //Data to CPU {31'b0, WR};
           18: Test signal = Datai;
           19: Test signal = {27'b0, INST[11:7]};
                                                                    //Wt
           20: Test signal = B;
           21: Test signal = Addr;
                                                                    //CPU Addr
           22: Test signal = Datao;
           23: Test signal =WDATA;
           24: Test_signal = {7'b0, ALUSrc A, 7'b0, ALUSrc B, 14'b0, DatatoReq};
           default: Test signal = 32'hAA55 AA55;
       endcase
   end
endmodule
```

浙江大学

Regs采样代码



□寄存器采样

- ■寄存器信号对测试调试至关重要
 - □主动读取采样

■ CPU采样合成

```
↓CPU采样输出
```

```
reg[31:0] Test_signal;
    assign Debug_data = Debug_addr[5] ? Test_signal : Debug_regs;
```

↑ 送测试电路U11

寄存器采样输出



采样与VGA屏幕定位



寄存器显示定位

```
1: Test_signal 4: Test_signal 5: Test_signal 6: Test_signal 7: Test_signal 8: Test_signal 9: Test_signal 10: Test_signal 11: Test_signal 12: Test_signal 13: Test_signal 14: Test_signal 15: Test_signal 16: Test_signal 17: Test_signal 17: Test_signal 18: Test_signal 19: Test_signal 19:
```

存储器显示定位

存储器采样代码



□存储器旁路记录采样

- 单元庞大, 时序复杂
- ■影响存储器正常访问
- ■监听记录
 - □ 仅记录访问过的单元 ROM是独立总线:
 - □影响少,结果需要分析

仅需监听地址和数据总线

```
module MEMTEST (input MIO,
                input SW013.
                input[31:0]ROMADDR.
                input[31:0]ROMData,
                input[9:0]RAMADDR.
                                         SWO13: 切换RAM和ROM监听
                input[31:0]RAMData.
                                         SWO14: 翻页
                output [9:0] addr2ram.
RAM采样
                output [31:0] MEM_Data,
                output[31:0]MEM Addr
     assign addr2ram = MEM_Addr[11:2];
     assign MEM Addr = SW013 ? MIO ? {20'h00000, RAMADDR, 2'b00} : 32'hFFFFFFFF
      assign MEM Addr = SWO13 ? MIO ? RAMADDR : 32'hFFFFFFF
     assign MEM_Data = SWO13 ? (MIO) ? RAMData : 32' hAA55AA55
                      滤除非存储数据
 endmodule
```



RISC-V CPU HDL描述结构




```
module RSCPU9 ( input clk,
               input reset,
                                               //rst
                                                          端口描述
               input [6:0]Debug addr,
               output [31:0]Debug data);
                -----信号(变量)定义描述
wire [1:0] ImmSel;
            U1 1(.clk(clk),
   RSCU9
                 ·Regwrite (Regwrite), 控制器调用描述
                 .WR (WR));
wire[31:0]Debug regs;
             U1 2(.clk(clk),
                                                数据通路调用描述
                  .Debug addr (Debug addr),
                  .Debug regs (Debug regs));
//DEBUG TEST:
                                                       米样信号合成描述
wire [31:0] Test signal;
    assign Debug data = Debug addr[5] ? Test signal : Debug regs;
    CPUTEST
              U1 3(.PC(PC),
                     INST, RS1DATA, Datai, Datao, Addr
                     A. B. WDATA, ALUC, DatatoReg
                     ALUSTC A. ALUSTC B. WR. RegWrite
                     Branch, Jump
                                                     采样调用描述
                     .Debug addr (Debug addr [4:0]),
                     .Test signal (Test signal)
endmodule
```

浙江大学

IP2CPU BD描述结构参考





浙江大学 计算机学院 系统结构与系统软件实验室

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室



IP核设计CPU

--用二个第三方IP核集成CPU

设计要点:建立设计工程



◎ 建立工程

- € OExp04-CSTEH-IPCPU
 - ⊙ 在实验三OExp04-CSTEH基础上替换RCPU9
 - 用HDL描述调用EDF核重建ESDC测试环境
 - ⊙ 增加CPU测试采样代码描述

◎ 优化数据通路部件

- € ALU模块优化:修改为符号数、移位操作
- € Register Files模块优化
 - ○目标:满足RISC-V处理器的要求
 - ⊙插入REGs采样描述




设计要点: HDL描述



◎ 用第三方EDF网表核和EXp01设计核

实验四有更新

€ 在工程根目录建立核和代码文件夹



设计要点: BD描述

每次建立新工程后需将核加载到系统

- □从学在浙大下载IPCORE核压缩包
- □解压到自己计算机的FPGA工作目录下:
 - 非工程目录, 可与工程目录并级
 - 根据实验需要逐步提供教学核(有更新)
 - 若用自己设计的核,则核命名:同名核+加学号后四位



设计要点:存储模块:ROM



◎设计32位指令存储器:

₠ SWORD实验平台 ROM用Distributed Memory

□ ROM初始化文件(RISCV-DEMO9.coe)

□这是一段功能测试程序: CPU仿真另行设计





杀犹结约与杀犹狱仟头叛至

设计要点存储模块: RAM




◎设计32位数据存储器:

₠ SWORD实验平台 RAM用Block Memory

€ RAM初始化数据: D_mem.coe

注意:清除BLOCK MEMORY所有输入输出寄存器

```
memory_initialization_radix=16;
memory_initialization_vector=
00000000, 11111111, 22222222, 33333333, 44444444, 55555555,
66666666, 77777777, 88888888, 99999999, aaaaaaaa, bbbbbbbb,
cccccccc, dddddddd, eeeeeeee, ffffffff, 557EF7E0, D7BDFBD9,
D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9,
FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9,
FFFF07E0, 007E0FFF, 03bdf020, 03def820, 08002300;
RAM初始化数据。红色数据为七段LED图形
```



€ 设计流程参考马德老师Lab00PPT



人 《 系统结构与系统软件实验室

设计要点:硬件描述输入



- ◎ 阅读核接口要求
 - € 参考实验2~3PPT(本实验核接口有调整)
- ◎ 根据接口属性和测试环境要求输入描述
 - & 参考实验二连接示意和PDF文档输入描述
 - £ 理解每一个语句或连线的意义和目的
- ◎ 实验三的BLOCK DESIGN描述有调整
 - € 目前BD描述结构经测试正确
 - ⊙ Vivadoa工具BD描述或存在BUG或属性还不了解,存在描述综 合不稳定性。根据下载验证排查问题。
- ◎实验四修改了部分核代码
 - E 设计描述时注意




浙江大学系统结构与系统软件实验室

设计要点:实验四设计主要内容结构




□用HDL描述实现



浙沙大学 计算机学院 系统结构与系统软件实验室

设计要点:物理验证接口(详细参见实验

物理验证同实验工



SW[7:5]=显示通道选择

SW[7:5]=000: CPU程序运行输出

测试PC字地址 SW[7:5]=001:

SW[7:5]=010: 测试指令字

SW[7:5]=011: 测试计数器

SW[7:5]=100: 测试RAM地址

测试CPU数据输出 SW[7:5]=101:

【SW[7:5]=110:测试CPU数据输入

SW[1]=高低16位选择

SW[4:3]=00

SW[4:3]=00,

内存数据显示程序: 0~F SW[4:3]=01,

SW[4:3]=10, 当前寄存器+1显示

系统结构与系统软件实验



没有使用

实验四的测试显示



Zhejiang University Computer Organization Experimental SOC Test Environment (With RISC-V)

x0:zero 00000000 ×01: ra 00000000 x02: sp 00000000 ×03: gp 00000000 ×04: tp 00000000 ×05: t0 80000000 x06: t1 00000001 x07: t2 00000002 ×10: a0 00000000 x8:fps0 0000003F ×09: s1 F0000000 ×11: a1 80000004 ×12: a2 F8000000 ×13: a3 FFFFFFFF ×14: a4 000000004 ×15: a5 FFFFFBFF ×16: a6 00000000 ×17: a7 00000000 ×18: s2 E0000000 ×19: s3 00000028 x20: s4 00000000 ×21: s5 0000314B x22: s6 FFFE8FBD x23: s7 00000018 x24: s8 80000000 x25: s9 00000010 x26:s10 000000000 x27:s11 00000000 x28: t3 00000003 ×31: t6 000000FF x29: t4 0000000F x30: t5 78000000 I-Point 0000010C I--CODE 0004A583 Imm--12 00000000 UJim-20 0004A000 SImm-12 0000000B SBim-12 0000080A rs1Data F0000000 rs2Data 00000000 LUim-20 0004A W-R-AUC rd/4-Da 80000004 MIO-CPU 80000004 B/J-DZR ALU-out F0000000 CPUAddr F0000000 CPU-Dai CPU-DAo lw ×0B,×09,000H RESERVE AASSAASS RESERVE AA55AA55 CODE-01 00000000 CODE-02 припри CODE-00 02002063 CODE-03 00000000 CODE-04 00000000 CODE-05 00000E00 CODE-06 00000000 CODE-07 00000000 CODE-09 0043AE33 CODE-08 00C02283 CODE-0A 006303B3 CODE-0B 00638E33 CODE-0D 01C282B3 CODE-0E 005282B3 CODE-0C 00738733 CODE-OF 01C28EB3 CODE-11 01EF0F33 CODE-12 01CF0433 CODE-10 01DE8F33 CODE-13 01EF0F33 CODE-15 01CF0533 CODE-16 01EF0F33 CODE-17 Ø1EFØF33 CODE-14 01EF0F33 CODE-1B Ø1EFØF33 CODE-18 01EF0F33 CODE-19 01EF0F33 CODE-1A 01EF0F33 CODE-1D 01EF0F03 CODE-1C 01EF0F33 CODE-1E 01EF0F33 CODE-1F 01EF0F33 CODE-20 01EF0F33 CODE-23 01EF0F33 CODE-21 01EF0F33 CODE-22 01EF0F33 CODE-24 01EF0F33 CODE-25 01F70933 CODE-26 01EF0F33 CODE-27 01EF0F33




END



附录

ISE电路描述参考






浙江大学 计算机学院 系统结构与系统软件实验室

ALU逻辑原理图输入







ALU测试激励参考代码



```
A=32'hA5A5A5A5;
B=32'h5A5A5A5A;
ALU_operation = 3'b111;
#100;
ALU_operation = 3'b110;
#100;
ALU_operation = 3'b101;
#100;
ALU_operation = 3'b100;
#100;
ALU operation = 3'b011;
#100:
ALU_operation = 3'b010;
#100;
ALU operation = 3'b001;
#100;
ALU_operation = 3'b000;
#100:
A=32'h01234567;
B=32'h76543210;
ALU_operation = 3'b111;
```



仿真通过后封装逻辑符号




ALU模块调用结构



ALU_Simulation结果参考






浙江大学 计算机学院 系统结构与系统软件实验室

RTL-Schematic





浙江大学 计算机学院 系统结构与系统软件实验室



行为描述设计Register files

此部件是逻辑实验Exp10的Regs的优化供OExp05使用可与ALU共享工程

逻辑Exp10的Regs特点:

采用逻辑门实例描述实现D触发器 采用多层调用MB_DFF触发器模块实现寄存器 采用结构描述实现Register Files

Regfile测试激励参考代码(不含采样)




```
integer i=0;
        initial begin
3
           // Initialize Inputs
           clk = 0;
5
           cr = 1;
           WE = 0;
7
           Addr W = 0;
8
           Addr A = 0;
9
           Addr B = 0;
10
           Di = 0:
11
        fork
12
           forever #20 clk <= ~clk;
                                          //寄存器触发时钟
13
           #10 cr = 0;
14
           begin
15
                                          //地址奇偶交叉遍历: 写、读
           for (i=0; i<8; i=i+2) begin
16
              Addr W <= i;
                                          //写地址: 偶数地址
17
                                          //A口读地址,注意读出值变化时间
              Addr A <= i;
                                          //B口读地址,注意读出值变化时间
18
              Addr B <= i;
               Di <= 32'hAAAAAAA0+i;
                                          //写入数据:特征数据+标志数据:
19
               #10: WE <=1:
                                          //写脉冲=1:注意与时钟边沿时序
20
               #15; WE <=0;
                                          //写脉冲=0
21
22
               #5;
23
              Addr W \leq i+1;
                                          //写地址: 奇数地址
                                          //A口读地址,注意读出值变化时间
2.4
              Addr A \leq i+1;
                                          //B口读地址,注意读出值变化时间
              Addr B \leq= i+1;
2.5
                                          //写入数据:特征数据+标志数据:
              Di <= 32'h55555551+i;
2.6
2.7
                                          //写脉冲=1:注意与时钟边沿时序
               #20: WE <=1:
                                          //写脉冲=0
2.8
               #15: WE <=0:
29
               #15:
30
           end
                                          //写信号恒等于"零"
31
           WE = 0;
                                          //地址顺序遍历:读
           for (i=0; i<8; i=i+1)begin
32
                                          //写地址
33
            #30 Addr W <= i;
              Addr B <= i;
                                          // A口读地址:分析读出值及变化时间
34
                                          // B口读地址:分析读出值及变化时间
3.5
              Addr B <= i;
36
           end
37
           end
38
        join
        end
```

regfile仿真结果








修改32个后regfile仿真结果





思考题



- □如何结ALU增加溢出功能
 - ■提示:分析运算结果的符号
- □分析逻辑Exp10的Register Files设计
 - ■本实验你做了那些优化?
 - ■逻辑Exp10的Register Files直接使用,你认为会存在那些问题?