





Computer Organization & Design 实验与课程设计

实验十二

无流水级内锁之流水线优化

--流水线数据相关硬件优化: Forwarding

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

实验目的



1. 深入理解流水CPU结构

- 只能运行固定状态机事件的寄存器传输结构
- 相关性极大限制了流水线性能发挥

2. 深入理解流水优化性能的本质

- 流水技术降低了单条指令的执行性能
- ■流水线改善提高了指令执行的吞吐率

3. 深入理解相关性数据与冒险竞争的本质

- 寄存器数据相关性与流水级冒险竞争
- 4. 硬件重定向数据相关消除寄存器变量的冒险竞争



实验环境



□实验设备


- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. 计算机软硬件课程贯通教学实验系统(Sword)
- 3. 3. Vivado 2017.4或Xilinx ISE14.4及以上开发工具

□材料

无

计算机软硬件课程贯通教学实验系统





- ▼ 标准接口 支持基本计算机系统实现
 - 12位VGA接口(RGB656)、USB-HID(键盘)
- ▼ 通讯接口 支持数据传输、调试和网络
 - UART接口、 10M/100M/1000M以太网、 SFP光纤接口
- ▼ 扩展接口 支持外存、多媒体和个性化设备

MicroSD(TF) 、 PMOD、 HDMI、 Arduino

贯通教学实验平台主要参数

▼ 核心芯片

Xilinx Kintex™-7系列的XC7K160/325资源:

162,240个, Slice: 25350, 片内存储: 11.7Mb

▼ 存储体系 支持32位存储层次体系结构

6MB SRAM静态存储器: 支持32Data, 16位TAG

512M BDDR3动态存储: 支持32Data 32MB NOR Flash存储: 支持32位Data

▼ 基本接口 支持微机原理、SOC或微处理器简单应用 4×5+1矩阵按键、16位滑动开关、16位LED、8 位七段数码管





系统结构与系统软件实验室

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

洲沙太学系统结构与系统软件实验室

实验任务



1. 数据通路Forward(直接定向反馈)通路设计

- EXE级增加ALU运算Forwarding/Bypass
- ID级增加条件判断Forwarding/Bypass(不经锁存器通路)
- 2. 基于Forward通路检测控制电路设计
 - 增加直接通路判断一: EXE级检测冒险并控制直接定向通路
 - 增加直接通路判断二: ID级检测Branch Condition code冒险并控制

3. 修改数据通路相关性检测

- Forward后仍需阻塞流水线设计(Stall):
 - Load相关指令(Branch条件比较Forward经锁存器) 阻塞等待1 clk

4. 测试not taken预测流水线冲刷清除

- ■设计测试程序遍历测试所有可能的相关性
- ■此项需要完备性测试



Course Outline



实验目的与实验环境

实验任务

实验原理


实验操作与实现

浙江大学系统结构与系统软件实验室

Dependencies & Forwarding




Time (in clock cycles)									
Value of	CC 1	CC 2	CC 3	CC 4	CC 5	CC 6	CC 7	CC 8	CC 9
register x2:	10	10	10	10	10/–20	-20	-20	– 20	– 20



Load-Use Data Hazard






Branch Condition Code Data Hazard



□ Dependencies with Condition Code




浙江大学

相关性变量重定向传输通路



- □ 定向通路本质:及时检测,及时选择
 - 普通指令EXE级检测数据相关性: 判断相关数据通路
 - Branch 指令在ID级检测条件码相关性: 判断相关数据通路




浙江大学 计算机学院 系统结构与系统软件实验室

Detection: Load or Condition Code



□ Still need to stall pipeline after Forwarding

- 尽早检测,清除方便
- 当前指令ID级检测Load相关性和条件码相关




无流水级内锁数据通路: Forwarding



□基于实验11增加Forwarding通路

以9条指令为例

- EX级增加: Data Forwarding
- ID级增加: Branch not taken Forwarding



Forwarding: ALU A输入端



MEM

MEM D

EX ALUC

EX ALUSer B

□增加或扩展ALUA输入端通路

```
ALUC
     MUX1
                                                                                          zero
//ALUA Forwarding with Data Harzard
                                                                                   Zero
                                                                                       EX ALUO
                                                                                ALU
                        //ALU A通道输入数据
   always @* begin
                                                                                 Result
     case(ForwardA) // MUX1
        2'b00: ALUA = EX A: //无竞争 直接选择rs1寄存器读出
        2'b01: ALUA = Wt data; //竞争2: 选择直接通路WB级Wt data
                                                                                        FEX B
        2'b10: ALUA = MEM_ALUO; //竞争1: 选择直接通路MEM级MEM_ALUO
        2'b11: ALUA = EX A: //No Use
      endcase.
                                                                       EX rs1
                                                                                         EX rd
   end
                                                                                     ← MEM RegWrite
                                                                         Forward
                                                                                     ← WB RegWrite
 //Forwarding Unit 在EX级检测
                                                                    EX rs2 Detection
                                                                                       MEM rd
 reg[1:0]ForwardA, ForwardB:
 //reg EX_rs1_addr, EX_rs2_addr;
     always @* begin
     if (MEM_RegWrite && MEM_rd !=0 &&
                                          //前续EX级指令rd存在写:锁存于MEM级
        EX rs1 != 0 && EX rs1 == MEM rd)
                                             //当前指令与前续指令1相关rs1== MEM rd
                                                                                    靠近优先
                                             //选择EX级输出锁存通路
       ForwardA = 10;
     else if(WB_RegWrite && WB_rd !=0 &&
                                             //前续MEM级指令rd存在写: 锁存于WB级
            EX_rs1 != 0 && (EX_rs1 == WB_rd)) //当前指令与前续指令2相关rs1 == WB_rd
                                           //选择MEM级输出锁存通路
            ForwardA = 01:
          else ForwardA = 2'b00:
```

Forwarding: ALU B输入端



□ 增加ALU B输入端通路

EX rs2 != 0 && EX rs2 == MEM rd)

else if (WB RegWrite && WB rd != 0 &&

ForwardB = 01:

else ForwardB = 2'b00:

- 保持MUX2: 选择FEX B或Imm32
- 增加MUX2-1: Forwarding选择通路

```
always @* begin
                          //ALU B通道输入数据
                    // MUX2-1 直接rs2寄存器读出
   case (ForwardB)
      2'b00: FEX B = EX B; //无竞争 直接选择rs2寄存器读出
      2'b01: FEX B = Wt data: //竞争2: 选择直接通路WB级Wt data
      2'b10: FEX B = MEM_ALUO; //竞争1: 选择直接通路MEM级MEM ALUO
      2'b11: FEX_B = EX_B; //No Use
   endcase
          //保持MUX2,选择最终ALU B通道输入数据:
assign ALUB = EX_ALUSrc_B ? EX_Imm32 : FEX_B;
always @* begin
f(MEM_RegWrite && MEM_rd !=0 &&
```

```
EX ALUC
                                                EX ALUSer A
                                                            EX ALUScr B
                                                                    ALUC
                                                                          zero
                                                                   Zero
                                                                       EX ALUO
                                                                ALU
                                                                 Result
                                                                                 MEM
                                                                         FEX B
                                                                                 MEM D
                                                        EX rs1
                                                                         EX rd
                                                                     ← MEM RegWrite
                                                          Forward
                                                                     ← WB RegWrite
                                                     EX 152 Detection
                                                                       MEM rd
                                //前续EX级指令rd存在写: 锁存于MEM级
                                                                     靠近优先
                                //当前指令与前续指令1相关rs2== MEM rd
                                //选择EX级输出锁存通路
                                //前续MEM级指令rd存在写: 锁存于WB级
EX rs2 != 0 && (EX rs2 == WB rd)) //当前指令与前续指令2相关rs2== WB rd
                                //选择MEM级输出锁存通路
```

end

ForwardB = 10:

Forwarding: Condition Code Hazard



ID IR

rs1 data

rs2 data

rs1 addr

rs2 addr

Imm 32

□条件判断在ID级,无法共享EXE级通路

- 条件码相关性与Load类同,
- Forwarding通路需独立重建

```
reg[1:0]Forwardrs1, Forwardrs2;
  always @* begin
    if(Branch && EX_RegWrite && EX_rd !=0 &&
                                     //前续EX级指令rd存在写: 正在执行ALU
      else if(Branch && MEM_RegWrite && MEM_rd !=0 && //前续MEM级指令rd存在写: 锁存于MEM级
          rsl_addr != 0 && (rsl_addr == MEM_rd)) //当前ID级指令与前续MEM指令相关rs1== MEM_rd
          Forwardrs1 = 01:
                                      //选择MEM级输出,非锁存
        else Forwardrs1 = 2'b00:
                                     //前续EX级指令rd存在写: 正在执行ALU
    if(Branch && EX_RegWrite && EX_rd !=0 &&
      rs2_addr != 0 && rs2_addr == EX_rd)
                                      //当前ID级指令与前续EX级指令相关rs2== EX rd
          Forwardrs2 = 10:
                                     //选择EX级输出,非锁存
     else if(Branch && MEM_RegWrite && MEM_rd !=0 && //前续MEM级指令rd存在写: 锁存于MEM级
          rs2_addr != 0 && (rs2_addr == MEM_rd)) //当前ID级指令与前续MEM指令相关rs2== MEM_rd
                                      //选择MEM级输出,非锁存
          Forwardrs2 = 01:
        else Forwardrs2 = 2'b00:
```


Decision making: Branch通路

THE UNITED

- □在ID级判断条件,决定是否转移
 - 若条件码Btaken=1, 预测出错需要冲刷(flush)
 - 同时修改PC: PCNEXT = ID_Target


```
assign PCSource = {Jump, Btaken};
 // Forwarding Branch with Data Harzard
 reg Btaken:
    always @*begin
         case ({Forwardrs1, Forwardrs2})
             4'b0000: Btaken = Branch && rsl data == rs2 data;
             4'b0010: Btaken = Branch && rs1 data == EX ALUO;
                                                                   靠近优先
是否完备请测
             4'b0001: Btaken = Branch && rs1_data == MEM_ALUO;
             4'b1000: Btaken = Branch && EX ALUO
                                                   == rs2_data;
             4'b1010: Btaken = Branch && EX_ALUO
                                                   == EX_ALUO;
             4'b1001: Btaken = Branch && EX ALUO == MEM ALUO;
             4'b0100: Btaken = Branch && MEM_ALUO == rs2_data;
试
             4'b0110: Btaken = Branch && MEM_ALUO == EX_ALUO;
             4'b0101: Btaken = Branch && MEM_ALUO == MEM_ALUO;
              default: Btaken = Branch && rsl_data == rs2_data;
         endcase
     end
```





Still need to stall: Dependence Detection





- ID级rs1、rs2与EX级Load指令rd相关
 - □ Data Stall = 1: 阻塞流水线1clk(Bubble)

□ 控制相关

- ID级指令译码为Control类指令
 - □转移预测错误则冲刷流水线
 - BJ Stall = 1: 清除?条指令(bubble/clk)

```
rs1_used
rs2_used
rs1_addr
rs2_addr
ble) Jump
Branch
EX_RegWrite
EX_rd
EX_MIO

Dependence
Detection

BJ_stall

>> J_stall

>> Ale/clk)
```

//Load相关性检测

```
reg HarzardLoad;
```

//Hazards Detection by Branch Dependence Hazard

同实验11: Branch Flush

wire BJ_stall = Btaken || Jump;

//当前ID级为转移指令



流水控制器译码参考: 方案不唯一



```
reg [1:0] ALUop;
                                         assign Fun = {Fun3,Fun7};
wire[3:0] Fun;
                                         always @* begin
                                            case (ALUop)
                                                2'b00: ALUC=3'b010:
                                                                            //load/store
    assign ALE = ~clk;
                                                2'b01: ALUC =3'b110;
                                                                            //sub: bea
    assign PCEN = 1;
                                                2'b10:
                                                                                                case (Fun3)
                                                   case (Fun)
                                                                                                  3'b000: ALUC =3'b010;
                                                                                                                       //addi
                                                                           //add
                                                      4'b0000: ALUC =3'b010;
                                                                                                  3'b111: ALUC =3'b000;
                                                                                                                       //andi
    always @* begin
                                                       4'b0001: ALUC =3'b110:
                                                                           //sub
                                                                                                                       //ori
                                                                                                  3'b110: ALUC =3'b001;
                                                                           //and
                                                       4'b1110: ALUC =3'b000:
                                                                                                  3'b010: ALUC =3'b111;
                                                                                                                       //slti
         ALUSTC A =0;
                                                       4'b1100: ALUC =3'b001;
                                                                           //or
                                                                                                                       //srli
                                                                                                  3'b101: ALUC =3'b101:
         ALUSTC B =0:
                                                       4'b0100: ALUC =3'b111;
                                                                           //slt
                                                                                                  3'b100: ALUC =3'b011;
                                                                                                                       //xori
                                                       4'b1010: ALUC =3'b101;
                                                                           //srl
                                                                                                  default: ALUC =3'bx:
         DatatoReg =0:
                                                       4'b1000: ALUC =3'b011;
                                                                           //xor
         RegWrite =0;
                                                                                         default: ALUC =3'bx:
                                                       default: ALUC =3'bx:
         Branch
         Jump
         WR
                     =0:
         CPU MIO
                    =0:
         qoUJA
                    =2'b10;
         rs1 used = 0;
                                       实验六或七插入源操作数使用标志
         rs2 used
        case (OPcode)
                                                                    ALUSrc B=0;Branch=0;Jump=0;DatatoReg=2'b00;
           5'b01100: begin ALUop=2'b10; RegWrite=1;
                                                                                                                             //ALU(R)
                                                                                                                        end
           5'b000000: begin ALUop=2'b00; RegWrite=1; ImmSel=00; ALUSrc B=1; Branch=0; Jump=0; DatatoReg=2'b01;
                                                                                                                             //load
                             rs1 used =
                                                                                                   WR=0:CPU MIO = 1: end
           5'b01000: begin ALUop=2'b00; RegWrite=0; ImmSel=01; ALUSrc B=1; Branch=0; Jump=0; WR=1; CPU MIO = 1;
                                                                                                                             //store
                             rs1 used = 1; rs2 used = 1;
                                                                                                                        end
           5'b11000: begin ALUop=2'b01; RegWrite=0; ImmSel=10; ALUSrc B=0; Branch=1; Jump=0;
                                                                                                                             //beq
                             rs1 used = 1; rs2 used = 1;
                                                                                                                        end
           5'b11011: begin
                                            RegWrite=1; ImmSel=11;
                                                                                           Jump=1;DatatoReg=2'b10;
                                                                                                                        end //jump
           5'b00100: begin ALUop=2'b11; RegWrite=1; ImmSel=00; ALUSrc B=1; Branch=0; Jump=0; DatatoReg=2'b00;
                                                                                                                             //ALU(I)
                             rs1 used =
                                                                                                                        end
           default:
                              ALUop=2'b00;
        endcase
  end
```

浙江大学

功能测试程序



- □ Exp07的功能测试程度手工调度
 - 本实验仅建立流水结构没有处理竞争
- □ 请将实验7测试程序手工插入nop
 - 数据相关插入2个nop

详细参考pdf:

实验10: 硬件stall去掉数据相关nop

本实验硬件直接定向并插入必要气泡,选用单周期功能测试程序:

nop nop add al, al, al

软件插入 nop(32'h00000013) = addi zero, zero, 0 数据相关硬件插入气泡(32'h00000000) = flush zero 控制相关硬件插入气泡(32'h00002003) = lw zero, 0(zero

```
nop
nop
sw a1, 0x0(s1)

lw a1, 0x0(s1)
nop
nop
and s8, a1, t0
add s6, s6, t1
nop
nop
#beq s8, t0, C_init
nop
```

nop Branch 3 nop

- # x11输出到GPIO端口F0000000,计数器通道counter_set=00端口不变、LED=SW: {GPIOf0
- # 再读GPIO端口F0000000状态
- # 取最高位=out0, 屏蔽其余位送x14
- # 程序计数延时
- s8, t0, C_init # 若硬件计数启用: C0=0, Counter通道0溢出, 转计数器初始化, 修改7段码显示
- |beq|s6, zero, C_init | # 程序计数x22=0, 转计数器初始化, 修改7段码显示: C_init

浙江大学

四

程

序

优

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

设计工程: OExp10-RCSTE-RV32IPNTBF



Not Taken Branch Forwarding

◎基于实验11数据通路增加Forwarding通路

- ₠ 新增Forwarding通路
 - ○ALU运算指令Forwarding通路
 - Branch指令条件比较Forwarding通路

◎ 设计Forwarding Unit

- € EX级ALU竞争检测通路控制: ForwardA/ForwardB
- € ID级条件码竞争检测通路控制: Forwardrs1, Forwardrs2

◎修改实验11阻塞流水线功能

- € 修改实验11的Data_Stall控制为Load Stall
- E修改实验11冲刷流水线功能



3人学 系统结构与系统软件实验室

设计要点

注:本实验在Exp11基础上实现。相当于用Forward策略优化替换Stall,工作量相当于实验10、实验11之和。



□ 设计Forward检测控制

- 注意存在两处Forward检测控制
 - □EXE级ALU寄存器操作数运算
 - EX级锁存传递用于Store写入存储器的不是EX_B, 而是FEX_B
 - □ID级Branch条件比较运算

□修改流水线阻塞和冲刷清除电路

- Forward后仍然存在相关性冒险竞争
 - □ Load指令相关仍然存在冒险竞争需要阻塞流水线1clk
 - □Branch条件比较时Forward通道不经过所在级流水锁存器
 - 与前续1指令相关时:条件判断需要等EX级ALU运行结果,延时会长
 - 若经过锁存器则需要与Load一样阻塞1clk
- 冲刷流水线电路(Flush): 同实验11

□ 流水级命名(实现方法一用)

■ IFNF_Stage、IDNF_Stage、EXENF_Stage、MEMNS_Stage、WB_Stage




设计要点:功能测试代码.coe



◎32位指令存储器:

₠ SWORD实验平台 ROM用Distributed Memory

- □ ROM初始化文件(RISCV-DEMO9.coe)
 - □ 功能测试程序,其功能与实验四-六完全相同
 - □相关性非常强,用于测试流水竞争非常适用



设计要点:数据存储器模块测试



- □ 32位数据存储器模块
 - 7段码显示器的地址是E000000/FFFFFFE0
 - LED显示地址是F000000/FFFFFF00
 - ■请设计存储器模块测试程序
 - □测试结果在7段显示器上指示
- □ RAM初始化数据同OExp05/06

```
memory_initialization_radix=16;
memory_initialization_vector=
f0000000, 000002AB, 80000000, 0000003F, 00000001, FFF70000, 0000FFFF, 80000000,
00000000, 11111111, 22222222, 33333333, 44444444, 55555555, 66666666, 7777777,
88888888, 9999999, aaaaaaaa, bbbbbbbb, ccccccc, dddddddd, eeeeeeee, ffffffff,
557EF7E0, D7BDFBD9, D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9,
FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9, FFFF07E0, 007E0FFF,
03bdf020, 03def820, 08002300;
```

RAM初始化数据。红色数据为七段LED图形



VGA_TESTP增加功能



```
Zhejiang University Computer Organization Experimental
                      SOC Test Environment (With RISC-V)
x0:zero 00000000
                    ×01: ra 00000000
                                         x02: sp 00000000
                                                               ×03: gp 00000000
x04: tp 00000000
                    x05: t0 80000000
                                         x06: t1 00000001
                                                               ×07: t2 00000002
x8:fps0 0000003F
                    x09: s1 F0000000
                                         ×10: a0 000000000
                                                               ×11: a1 80008004
×12: a2 F8000000
                    ×13: a3 FFFFFFFF
                                                               ×15: a5 FFFFFBFF
                                         ×14: a4 000000004
×16: a6 00000000
                    ×17: a7 00000000
                                         ×18: s2 E0000000
                                                               ×19: s3 00000000
×20: s4 00000000
                    x21: s5 557EF7E0
                                         x22: s6 FFF7B093
                                                              x23: s7 00000018
x24: s8 00000000
                    x25: s9 00000010
                                         x26:s10 000000000
                                                              x27:s11 00000000
x28: t3 00000003
                    x29: t4 0000000F
                                         ×30: t5 78000000
                                                              ×31: t6 000000FF
                    INST-IF 00000013
                                         rs1Data F0000000
                                                              rs2Data
PC---ID 00000230
                    INST-ID 0004A583
                                         rs1Addr 00000009
                                                              rsZAddr
 PC--EXE DOI
                    INST-EX 0609AA83
                    INST--M 00000013
PC---WB 0000033C
ALU-Ain 00000000
                    INST-WB 00000013
                                        I/ABSel 00000001
CPUAddr 00000000
                    ALU-Out 00000000
 ALU-Bin 00000060
                    WB-Data 00000000
                                        CPU-DAi F0000000
 Imm32ID 00000
                                                              WR--MIO
                    WB-Addr 00000000
                                        CPU-DAo 00000000
 CODE-00 00C4A223
                     mop Bubble:addi 00
 CODE-04 00000013
                                                              CODE-03 00000013
                         lw x03,x00,000H
 CODE-08 00000013
                                                             CODE-07 006A8A93
                             lw x15,x13,060H
 CODE-0C 0004A583
                                                             CODE-0B 01402B03
                                  nop Bubble:addi 00
                   SW15切换反汇编
 CODE-10 00000013
                                                             CODE-0F 00B585B3
                                      nop Bubble:addi 00
 CODE-14 00000013
                                                             CODE-13 00000013
                    CODE-15 00B4A023
                                        CODE-16 0004A583
 CODE-18 00000013
                                                             CODE-17 00000013
                    CODE-19 0055FC33
                                        CODE-1A 006B0B33
 CODE-1C 00000013
                    CODE-1D 100B0863
                                                             CODE-1B 00000013
                                        CODE-1E 00000013
 CODE-20 00000013
                    CODE-21 0004A583
                                                             CODE-1F 00000013
                                     CODE-22 00E70BB3
 CODE-24 000000013
                    CODE-25 017B8CB3
                                                             CODE-23 00000013
                                        CODE-26 00000013
                                                             CODE-27 00000013
```

物理验证




□ 使用RISCV-DEMO9测数据通路功能

- DEMO单步调试数据通路
 - □建议增加手动单步功能方便相关性调试
 - □保留原有自动单步,在Clkdiv接入Pulse信号(Arraykeys)
 - 选用SW8切换或控制
 - □ 结合SW15切换连续5条指令的反汇编
- DEMO接口功能
 - □ SW[7:5]=000, SW[2]=0(全速运行)
 - SW[4:3]=00, SW[0]=0, 点阵显示程序: 跑马灯
 - SW[4:3]=00, SW[0]=0, 点阵显示程序: 矩形变幻
 - SW[4:3]=01, SW[0]=1, 内存数据显示程序: 0~F
 - SW[4:3]=10, SW[0]=1, 当前寄存器s5(x21)+1显示

设计要点:物理验证接口(详细参见实验二





SW[7:5]=显示通道选择

SW[7:5]=000: CPU程序运行输出

SW[7:5]=001: 测试PC字地址

SW[7:5]=010:

测试计数器 SW[7:5]=011:

测试RAM地址 SW[7:5]=100:

测试CPU数据输出 SW[7:5]=101:

SW[7:5]=110: 测试CPU数据输入

SW[0]=文本图形选择

SW[1]=高低16位选

没有使用

点阵显示程序: SW[4:3]=00,

SW[4:3]=00,点阵显示程序:

SW[4:3]=01,内存数据显示程序: 0~F

SW[4:3]=10, 当前寄存器+1显示(用户扩展保留)



下载验证流水处理器



□非IP核仿真

- 对自己设计的模块做时序仿真(单周期时仿真过的略)
- 第三方IP核不做仿真(固核无法做仿真)
- 流水结构不难,但时序紧凑仿真可以减少大量时间

□SOC物理验证

- 下载流文件.bit
- 验证调试SOC功能
 - □功能不正确时排查错误
- 定性观测SOC关键信号
 - □本实验只要求定性观测,功能执行正确

思考题



□扩展下列指令,Forward检测和通路控制有什么不同:

R-Type:

sra, sll, sltu;

I-Type:

addi, andi, ori, xori, lui, slti, srai, slli, sltiu

B-Type:

bne, blt;

UJ-Type:

Jal;

U-Type:

lui;

- □ 针对Branch指令,本PPT采用的Forward通路是否合理?
- □针对本PPT的EX级ForwardB通路是否有更好的优化结构?
- □ Branch指令条件判断(Btaken),本PPT的设计描述是否合理?若存在问题,怎么改进?



END