





# Computer Organization & Design 实验与课程设计

### 实验十

#### 硬件阻塞流水线处理器

--流水线数据相关性检测与冒险竞争处理之阻塞流水线

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

### **Course Outline**



#### 实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

## 实验目的



#### 1. 深入理解流水CPU结构

- 只能运行固定状态机事件的寄存器传输结构
- ■一种同步控制

#### 2. 深入理解流水优化性能的本质

- 流水技术降低了单条指令的执行性能
- 流水线改善提高了指令执行的吞吐率

#### 3. 深入理解相关性(数据和控制)与冒险竞争的本质

- 程序相关性与硬件冒险竞争
- 4. 学习流水部件同步控制技术



### 实验环境



#### □实验设备


- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. 计算机软硬件课程贯通教学实验系统(Sword)
- 3. 3. Vivado 2017.4或Xilinx ISE14.4及以上开发工具

#### □材料

无

### 计算机软硬件课程贯通教学实验系统





- ▼ 标准接口 支持基本计算机系统实现
  - 12位VGA接口(RGB656)、USB-HID(键盘)
- ▼ 通讯接口 支持数据传输、调试和网络
  - UART接口、 10M/100M/1000M以太网、 SFP光纤接口
- ▼ 扩展接口 支持外存、多媒体和个性化设备

MicroSD(TF) 、 PMOD、 HDMI、 Arduino

#### 贯通教学实验平台主要参数

▼ 核心芯片

Xilinx Kintex™-7系列的XC7K160/325资源:

162,240个, Slice: 25350, 片内存储: 11.7Mb

▼ 存储体系 支持32位存储层次体系结构

6MB SRAM静态存储器: 支持32Data, 16位TAG

512M BDDR3动态存储: 支持32Data 32MB NOR Flash存储: 支持32位Data

▼ 基本接口 支持微机原理、SOC或微处理器简单应用 4×5+1矩阵按键、16位滑动开关、16位LED、8 位七段数码管





系统结构与系统软件实验室

### **Course Outline**



实验目的与实验环境

实验任务

实验原理

实验操作与实现

洲沙太学系统结构与系统软件实验室

### 实验任务



#### 1. 设计相关性检测电路

- 数据通路之数据相关性检测
- 数据通路之控制相关性检测

#### 2. 设计硬件阻塞流水线电路

- 阻塞流水线设计(Stall): 部分流水线部件等待部分继续
- 冲刷流水线设计(Flush): 清除无效指令

#### 3. 测试硬件阻塞电路

- 设计测试程序遍历测试所有可能的相关性
- ■此项需要完备性测试

#### **Course Outline**



实验目的与实验环境

实验任务

实验原理


实验操作与实现

浙江大学系统结构与系统软件实验室

### **Computer Organization**



**■** Decomposability of computer systems




#### **CPU organization**



#### **□** Digital circuit

General circuits that controls logical event with logical gates Hardware



#### **□** Computer organization

Special circuits that processes logical action with instructions
 -Software




### 相关性检测位置

#### 此处以实验九为例



- □ 定位本质:尽早检测,清除方便
  - 当前指令ID级检测相关性
    - □此时指令还没有破坏CPU状态,便于消除影响



### 数据相关性检测与阻塞流水线




#### □基于实验九增加相关性检测

■ ID增加检测电路Dependence Detection <

Data\_stall
BJ\_stall
J\_stall

■ IF级阻塞流水线,ID级冲刷流水线: flush、Stall




### 相关性检测: Dependence Detection



```
rs1_used
  □ 数据相关
                                                         rs2 used
                                                         rs1 addr
        ID级rs1和rs2与EX和MEM级rd相等
                                                         rs2 addr
                                                     EX_RegWrite
           □ Data Stall = 1: 阻塞1~2clk
                                                    MEM_RegWrite
                                                                               → Data stall
                              插入1~2nop(bubble)
  □ 控制相关
                                                           Jump
                                                                    Dependence
                                                                               → BJ stall
                                                          Branch
                                                                     Detection
      ■ ID级指令译码为Control类指令
                                                                               ⇒J stall
                                                        EX Jump
           ■ BJ Stall = 1: 清除3条指令 (bubble/clk)
                                                       EX Branch
           ■ J Stall = 1: 阻塞2clk, MEM级使能PC
                                                      MEM Jump
                                                     MEM_Branch
/*Hazards Detection by Data dependence: 相关性检测*/
                                                          EX rd
                                          //ID级读寄存器A地址 MEM_rd
   wire[4:0] rs1_addr = ID_IR[19:15];
   wire[4:0] rs2 addr = ID IR[24:20];
                                          //ID级读寄存器B地址
  wire Hazards = (EX RegWrite && EX rd !=0 |
                                        //前续1指令写且不为0
                                   //前续2指令写且不为0
             MEM RegWrite && MEM rd !=0 );
  assign Data_stall =(rsl_used && rsl_addr != 0 && Hazards && //rs1使用且不为"0", 前续rd存在写
                (rs1_addr == EX_rd || rs1_addr == MEM_rd)) || //存在数据冲突
                (rs2_used && rs2_addr != 0 && Hazards && //rs2使用且不为"0", 前续rd存在写
                /*Hazards Detection by Branch Dependence*/
  assign BJ_stall = Branch || Jump || EX_Branch || EX_Jump || MEM_Branch || MEM_Jump;
                                                               //前续指令为转移指令
  assign Jstall = Branch || Jump || EX_Branch || EX_Jump; //无论taken or not MEM级时必须使能PC
             计算机学院 系统结构与系统软件实验室
```

### 冒险清除之一: IF 级禁止取指





### IF/ID 流水锁存寄存器冲刷和阻塞等待



```
module
        REG_IF_ID(input clk,
                                                           //IF/ID Latch
                 input rst.
                 input EN,
                                                           //流水寄存器使能
                 input Data_stall,
                                                           //数据竞争禁止PC更新
                                                           //控制竞争Flush清除3条指令
                 input flush.
                                                           //指令存储器指针
                 input [31:0] PCOUT,
                 input [31:0] IR.
                                                           //指令存储器输出
                 output reg[31:0] ID IR,
                                                          //取指锁存
                 output reg[31:0] ID PCurrent );
                                                          //当前存在指令地址
//reg[31:0]ID PCurrent, ID IR:
   always @(posedge clk) begin
   if(rst) begin
       ID IR <= 32'h00000000:
                                                //复位清零
       ID_PCurrent <= 32'h000000000;
                                                //复位清零
       end
   else if (EN) begin
          if(Data_stall)begin
                                                //优先处理数据冒险竞争: 此处仅禁止PC更新
                                                                                                数据相关: 阻塞等待
             ID IR <= ID IR:
                                                //IR waiting for Data Hazards 暂停取指
             ID PCurrent <= ID PCurrent; end
                                                //保存对应PC指针
          else if(flush)begin
                                                //若Branch flusch 3条指令
                                                                                                控制相关插入nop:
                 ID IR <= 32'h00002003:
                                                //IR waiting for Control Hazards 清除指令并暂停取指
                                                 //保存清除指令的指针(测试)
                                                                                                      lw zero, 0(zero)
                 ID_PCurrent <= ID_PCurrent;</pre>
              else begin
                                                //正常取指,传送下一流水级译码
                 ID IR <= IR:
                                                //当前取指PC地址, Branch/Junp指令计算目标地址用(非PC+4)
                 ID_PCurrent <= PCOUT; end
      end
      else begin
          ID_IR <= ID_IR;</pre>
          ID PCurrent <= ID PCurrent:
      end
end
```

endmodule 拼 / 3 ナ 学

### 冒险清除之二: ID 级冲刷流水线



```
module IDS_Stage(input clk,
                                                                                                                               IF/ID
                  input rst,
                                                                                                                                                                                                      ID PCurrent
                 input flush.
                                                                                                                                                                                                            ID IR
                 output 31:0 rs2 data.
                                                             //rs2寄存器输出
                                                                                                                                                                                          EX RegWrite
                 output[31:0]Imm32,
                                                            ///ID级读出并扩展后立即数
                  input [4:0]Debug addr.
                                                            //测试定位
                                                                                                                                                                                          EX DatatoReg
                                                                                                                                   Ħ
                 output [31:0]Debug_regs
                                                            //测试、调试信号
                                                                                                                                                                                          EX Jump/Jal
                                                                                                                                  PCurrent
                                                                                                                                                                       Main
                                                                                                                                                                                          EX Branch
                                                                                                                                                                                          EX WR
                  wire[4:0] rsl_addr = ID_IR[19:15];
                                                         i读寄存器A地址
                                                                                                                                                                   decoder
                  wire[4:0] rs2 addr = ID IR[24:20];
                                                          幸寄存器B地址
                                                                                                                                                                                          EX ALUC
                  wire[4:0] rd_addr = ID_IR[11:7];
                                                           寄存器A地址,需传输至WB级
                                                                                                                                                                                          EX ALUScr A
                                                                                                                                                        --⊳Data_stall
                                                                                                                                             Dep en dence 

⇒BJ_stall
                  Ress DU2(, c1k(c1k),
                                                                                                                                                                                          EX ALUScr B
                                                                                                                                              Detection
                          .L_S(WB_RegWrite),
                                                                                                                                                                                          WB_Reg Write
                          .R_addr_A(rs1_addr),
                                                     //TD级迹套存器A创
                                                                                                                                                            ImmSel
                          .R_addr_B(rs2_addr).
                                                     //ID读寄存器B地址
                                                                                                                                                                          rst
                                                                                                                                                                                      L/S
                           .rdata_A(rs1_data),
                                                     //TD家存器A进出物提
                                                                                                                                                                                                                         D/EX Latcher
                          .rdata_B(rs2_data),
                                                     //ID寄存器B读出数据
                                                                                                                                   Instruction
                                                                                                                                                       rs1=ID IR [19:15]
                          . Wt_addr(WB_rd),
                                                     //WW级写客存器地址
                                                                                                                                                                          Rs addr A
                          . Wt data (Wt data).
                                                      //耶級写敬据
                           . Debug_addr (Debug_addr [4:0]),
                                                     // debug address
                           . Debug regs (Debug regs)
                                                     // debug data
                                                                                                                                                       rs2=ID_IR [25:20]
                                                                                                                                                                          Rt addr B
                                                                                                                                                                                           rdata A
                  MUX4T1_32 MUX0(.s(ImmSe1),
                                                     //ID級立即數读取: ImmGen
                                                                                                                                                                             Registers
                             .10({{20 (ID IR[31]}}.ID IR[31:20]}).
                                                                                   Hillw(I): I-Type
                              .I1([[20[ID_IR[31]]], ID_IR[31:25], ID_IR[11:7]]),
                                                                                                                                                                WB_rd
                              . I2(((19(ID_IR[31])), ID_IR[31], ID_IR[7], ID_IR[30:25], ID_IR[11:8], 1'b0)),
                                                                                                                                          rd=ID_IR [11-7]
                                                                                                                                                                          Wt_addr rdata_B
                              . 13({{11{ID_IR[31]}}, ID_IR[31], ID_IR[19:12], ID_IR[20], ID_IR[30:21], 1'b0}), //jal
                                                          //another imm: U_imm = (inst [31:12], 12
                              . o(Imm32));
                                               数据竞争冲刷流水线 Data_stall
                                                                                                                                                             WB Wdata
                                                                                                                                                                          Wt data
    /*ID/EX Latch EX级锁存变量: EX_IR, EX_PCurrent, EX_A, EX_B, EX_Imm32, EX_rd, EX_ALUSrc_A, EX_ALUSrc_B, EX_ALUC,
                                                                                                                                                                           clk
                                     EX_DatatoReg, EX_RegWrite, EX__Nmp, EX_Branch, EX_WR, EX_Sign
                                                                                                                                                                                                            rd addr
         REG_ID_EX IDEX(.clk(clk), .rst(rst), .EN(1'b1), .flush(flush), .ID_IR(ID_IR), .ID_PCurrent(ID_PCurrent), //锁存精
                          .rs1_data(rs1_data), .rs2_data(rs2_data), .Imm32(Imm32), .rd_addr(rd_addr),
                                                                                                                                                                                          ImmSel
                                                                                                                                                                                                            Imm32
                          .ALUSrc A(ALUSrc A), .ALUSrc B(ALUSrc B), .ALUC(ALUC), .DatatoReg(DatatoReg),
                          .RegWrite(RegWrite), .Jump(Jump), .Branch(Branch), .WR(WR), .MIO(MIO), .Sign(Sign),
                                                                                                                                                                                  immGen
                                                                                                                                                           ID_IR [31:20][19:12][11:7]
                          .EX_PCurrent(EX_PCurrent), .EX_IR(EX_IR), .EX_A(EX_A), .EX_B(EX_B), .EX_Imm32(EX_Imm32),
                                                                                                                             //锁存输出
                          .EX_rd(EX_rd), .EX_ALUSrc_A(EX_ALUSrc_A), .EX_ALUSrc_B(EX_ALUSrc_B), .EX_ALUC(EX_ALUC),
                          .EX DatatoReg(EX DatatoReg), .EX RegWrite(EX RegWrite), .EX Jump(EX Jump), .EX Branch(EX Branch),
                           EX WR(EX WR). .EX MIO(EX MIO). .EX Sign(EX Sign))
```

浙江大学

endmodule

计算机学院 系统结构与系统软件实验室

IDS\_Stage

flush

(Data Hazard)

### ID/EXE 流水锁存寄存器 冲刷流水线



```
else if (EN) begin
module REG ID EX(input clk,
                                               //TD/FX Latch
              input rst.
                                                                                      if(flush)begin
                                                                                                                                   //数据冲突时冲刷流水线禁止改变CPU状态
                                                                                          EX IR
                                                                                                      <= 32' h000000000;
                                                                                                                                  //nop、 废弃当前取脂 : Stall插入32'h00000000区别编译
             input flush,
             input flush.
                                                                                          EX_rd
                                                                                                      <= 0:
                                                                                                                                  //cancel Instruction write address
             input [31:0] ID IR.
                                               //当前译码指令(测试)
                                                                                                                                  指存器与Cancel June Instruction
                                                                                          EX RegWrite <= 0;
             input [31:0] ID_PCurrent,
                                               //当前译码指令存储器指针
              input [31:0] rs1 data.
                                               //当前指令读出寄存器A数据
                                                                                          EX Jump
                                                                                                      <= 0:
             input [31:0] rs2_data,
                                               //当前指令读出寄存器A数据
                                                                                                                                  //cancel Brack Dynamic
                                                                                          EX Branch <= 0:
             input [31:0] Imm32.
                                               //当前指令读出并扩展32位立即数据
             input [4:0] rd addr,
                                               //当前指令读出目的操作数地址
                                                                                          EX WR
                                                                                                      <= 0:
                                                                                                                                  //cancel write memory
             input ALUSrc A.
                                          //当前指令译码: ALU A通道控制
                                                                                          EX MIO
                                                                                                      <= MTO -
                                                                                                                                  //清除存储I0访问标志
             input ALUSrc B.
                                          //当前指令译码: ALU B通道控制
              input [2:0] ALUC,
                                               //当前指令译码: ALU操作控制
                                                                                          EX_PCurrent <= ID_PCurrent;
                                                                                                                                  //传递PC(测试)
              input [1:0] DatatoReg,
                                               //当前指令译码: REG写数据通道选择
                                                                                      end
             input RegWrite,
                                               //当前指令译码: 寄存器写信号
                                                                                                                                  //无数据冲突正常传输到EX级
                                                                                      else begin
              input Jump.
                                               //当前指令译码: UI跳转控制
             input Branch,
                                               //当前指令译码: SB跳转控制
                                                                                          EX PCurrent <= ID PCurrent:
                                                                                                                                  //传递当前指令地址
             input WR.
                                               //当前指令译码: 存储器读写信号
                                                                                          EX TR
                                                                                                                                  //传递当前指令地址(测试)
                                                                                                      <= ID IR:
              input MIO.
                                               //当前指令译码: 符号标志(保留)
             input Sign,
                                                                                          EX A
                                                                                                                                  //传递寄存器A读出数据
                                                                                                      <= rs1 data:
              output reg[31:0] EX_PCurrent,
                                               //锁存当前译码指令协址
                                                                                          EX B
                                                                                                      <= rs2 data:
                                                                                                                                  //传递寄存器B读出数据
             output reg[31:0] EX IR,
                                               //锁存当前译码指令(测试)
             output reg[31:0] EX_A,
                                               //锁存当前译码指令读出寄存器A数据
                                                                                          EX Imm32
                                                                                                      <= Tmm32:
                                                                                                                                  //传递扩展后立即数
              output reg[31:0] EX B.
                                               //锁存当前译码指令读出寄存器B数据
                                                                                          EX rd
                                                                                                      <= rd addr:
                                                                                                                                  //传递写目的寄存器地址
              output reg[31:0] EX Imm32.
                                                //锁存当前译码指令32位立即数据
                                                                                                                                  //传递ALU A通道控制信号
                                               //锁存当前译码指令写目的寄存器地址
                                                                                          EX ALUSrc A <= ALUSrc A;
              output reg[4:0] EX_rd,
                         EX_ALUSrc_A,
                                               //锁存当前译码指令ALU A通道控制
              output reg
                                                                                          EX ALUSrc B <= ALUSrc B:
                                                                                                                                  //传递ALU B通道控制信号
                         EX ALUSrc B,
                                               //锁存当前译码指令ALU B通道控制(保留
                                                                                          EX ALUC
                                                                                                      <= ALUC ·
                                                                                                                                  //传递ALU操作功能控制信号
             output reg[2:0] EX_ALUC,
                                               //锁存当前译码指令ALU操作功能控制
                                               //锁存当前译码指令REG写数据通道选择
              output reg[1:0] EX DatatoReg.
                                                                                                                                  //传递REG写数据通道选择
                                                                                          EX DatatoReg <= DatatoReg:
                         EX_RegWrite,
                                               //锁存当前译码指令寄存器写信号
                                                                                                                                  //传递UT跳转控制信号
                                                                                          EX Tump
                                                                                                      <= Tump:
                                               //锁存当前译码指令UJ跳转控制
                         EX_Jump,
              output reg
              output reg
                         EX_Branch
                                               //锁存当前译码指令SB跳转控制
                                                                                                                                  //传递SB跳转控制信号
                                                                                          EX Branch <= Branch:
             output reg
                         EX WR.
                                               //锁存当前译码指令存储器读写信号
                                                                                          EX_RegWrite <= RegWrite;
                                                                                                                                  //传递寄存器写信号
                         EX MIO.
             output reg
             output reg
                         EX Sign
                                              //锁存当前译码指令符号标志(保留)
                                                                                          EX WR
                                                                                                      <= WR:
                                                                                                                                  //传递存储器读写信号
              ):
                                                                                                      <= MIO:
                                                                                          EX MIO
                                                                                                                                  //存储I0访问标志
  always @(posedge clk ) begin
                                      //ID/EX Latch
  if(rst) begin
                                                                                                                                  //传递符号标志(保留)
                                                                                          EX Sign
                                                                                                      <= Sign:
     EX rd
              <= 0:
                                                                                          end
     EX RegWrite <= 0:
     EX_Jump
              <= 0;
                                                                                  end
     EX_Branch <= 0;
                                                                                  //else 不变
                                                                                                                                  //锁存器禁止
     EX_WR
     EX IR
              <= 32' h000000000:
                                                                              end
     EX_PCurrent <= 32'h000000000;
   else if(EN)begin
```

洲沙大学

### 流水控制器译码参考: 方案不唯一



```
reg [1:0] ALUop;
                                         assign Fun = {Fun3,Fun7};
wire[3:0] Fun;
                                         always @* begin
                                            case (ALUop)
                                                2'b00: ALUC=3'b010:
                                                                            //load/store
    assign ALE = ~clk;
                                                2'b01: ALUC =3'b110:
                                                                            //sub: bea
    assign PCEN = 1;
                                                2'b10:
                                                                                               case (Fun3)
                                                   case (Fun)
                                                                                                 3'b000: ALUC =3'b010;
                                                                                                                       //addi
                                                                           //add
                                                      4'b0000: ALUC =3'b010;
                                                                                                  3'b111: ALUC =3'b000;
                                                                                                                       //andi
    always @* begin
                                                      4'b0001: ALUC =3'b110:
                                                                           //sub
                                                                                                                       //ori
                                                                                                  3'b110: ALUC =3'b001;
                                                                           //and
                                                      4'b1110: ALUC =3'b000:
                                                                                                  3'b010: ALUC =3'b111;
                                                                                                                       //slti
         ALUSTC A =0:
                                                      4'b1100: ALUC =3'b001;
                                                                           //or
                                                                                                                       //srli
                                                                                                  3'b101: ALUC = 3'b101:
         ALUSTC B =0:
                                                      4'b0100: ALUC =3'b111;
                                                                           //slt
                                                                                                  3'b100: ALUC =3'b011;
                                                                                                                       //xori
                                                      4'b1010: ALUC =3'b101;
                                                                           //srl
                                                                                                  default: ALUC =3'bx;
         DatatoReg =0:
                                                      4'b1000: ALUC =3'b011;
                                                                           //xor
         RegWrite =0:
                                                                                         default: ALUC =3'bx:
                                                       default: ALUC =3'bx:
                                                                                       endcase
         Branch
         Jump
         WR
                    =0:
         CPU MIO
                   =0:
         COULA
                    =2'b10:
         rs1 used = 0;
                                       实验六或七插入源操作数使用标志
         rs2 used
        case (OPcode)
                                                                   ALUSrc B=0;Branch=0;Jump=0;DatatoReg=2'b00;
           5'b01100: begin ALUop=2'b10; RegWrite=1;
                                                                                                                            //ALU(R)
                             rs1 used = 1; rs2 used = 1;
                                                                                                                        end
           5'b000000: begin ALUop=2'b00; RegWrite=1; ImmSel=00; ALUSrc B=1; Branch=0; Jump=0; DatatoReg=2'b01;
                                                                                                                            //load
                             rs1 used =
                                                                                                   WR=0:CPU MIO = 1: end
           5'b01000: begin ALUop=2'b00; RegWrite=0; ImmSel=01; ALUSrc B=1; Branch=0; Jump=0; WR=1; CPU MIO = 1;
                                                                                                                            //store
                             rs1 used = 1; rs2 used = 1;
                                                                                                                        end
           5'b11000: begin ALUop=2'b01; RegWrite=0; ImmSel=10; ALUSrc B=0; Branch=1; Jump=0;
                                                                                                                             //beq
                             rs1 used = 1; rs2 used = 1;
                                                                                                                        end
           5'b11011: begin
                                           RegWrite=1; ImmSel=11;
                                                                                           Jump=1;DatatoReg=2'b10;
                                                                                                                        end //jump
           5'b00100: begin ALUop=2'b11; RegWrite=1; ImmSel=00; ALUSrc B=1; Branch=0; Jump=0; DatatoReg=2'b00;
                                                                                                                             //ALU(I)
                             rs1 used = 1;
                                                                                                                        end
           default:
                              ALUop=2'b00;
        endcase
```

浙江大学

end

### 功能测试程序



- □ Exp07的功能测试程度手工调度
  - 本实验仅建立流水结构没有处理竞争
- □ 请将实验7测试程序手工插入nop
  - 数据相关插入2个nop

详细参考pdf:

实验10: 硬件stall去掉数据相关nop

本实验硬件插入气泡,恢复实验六或实验七功能测试程序:

软件插入 nop(32'h00000013) = addi zero, zero, 0 数据相关硬件插入气泡(32'h00000000) = flush zero 控制相关硬件插入气泡(32'h00002003) = lw zero, 0(zero)

of0

```
| mop | Data 2 nop | mop | Branch 3 nop | mop | mop | Branch 3 nop | mop | mop | Branch 3 nop | mop |
```

浙江大学

测试程

序

优

### **Course Outline**



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

### 设计工程: OExp10-RCSTE-RV32IPS



**Stall** 

- ◎基于实验九数据通路扩展阻塞流水线功能
  - € 设计相关性检测电路
  - € 修改IF、ID级增加阻塞与消除功能
- 调试、测试和应用环境
  - € 顶层用HDL实现
    - ⊙ 模块名: CSTE\_RV32IP\_Stall
  - € 测试程序: RISCV-DEMO9.coe

设计要点 注意:本实验在Exp09基础上增加检测、阻塞和清除,极为简单

#### □设计相关性检测电路

- ■注意检测的边界条件
  - □本实验工作量很少,但知识点(原理)很重要
  - □注意信号有时序区别

#### □设计流水线阻塞和冲刷清除电路

- 以实验六指令仅需修改IF Stage和 ID Stage
  - □取指阻塞:封锁PC停止取指
  - □ 数据相关冒险阻塞: 采用状态等待
  - □数据冒险清除: 插入气泡(32h'0000000/清零,也可用其他区分复位)
  - □ 控制冒险清除: 插入气泡(32h'00002003/lw zero, 0(zero))

#### □ 流水级命名(实现方法一用)

- IFS\_Stage、IDS\_Stage、EXE\_Stage、MEM\_Stage、WB\_Stage
- 锁存器命名
  - □ IF/ID: REGS\_IF2ID, 对应锁存变量不变
  - □ ID/EX: REGS\_ID2EX,对应锁存变量不变

### 设计要点:功能测试代码.coe



#### ◎32位指令存储器:

₠ SWORD实验平台 ROM用Distributed Memory

- □ ROM初始化文件(RISCV-DEMO9.coe)
  - □ 功能测试程序,其功能与实验四-六完全相同
    - □相关性非常强,用于测试流水竞争非常适用



### 设计要点:数据存储器模块测试



- □ 32位数据存储器模块
  - 7段码显示器的地址是E000000/FFFFFFE0
  - LED显示地址是F000000/FFFFFF00
  - ■请设计存储器模块测试程序
    - □测试结果在7段显示器上指示
- □ RAM初始化数据同OExp05/06

```
memory_initialization_radix=16;
memory_initialization_vector=
f0000000, 000002AB, 80000000, 0000003F, 00000001, FFF70000, 0000FFFF, 80000000,
00000000, 11111111, 22222222, 33333333, 44444444, 55555555, 66666666, 77777777,
88888888, 99999999, aaaaaaaa, bbbbbbbb, cccccccc, dddddddd, eeeeeeee, ffffffff,
557EF7E0, D7BDFBD9, D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9,
FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9, FFFF07E0, 007E0FFF,
03bdf020, 03def820, 08002300;

RAM初始化数据。红色数据为七段LED图形
```



### VGA\_TESTP增加功能



```
Zhejiang University Computer Organization Experimental
                      SOC Test Environment (With RISC-V)
x0:zero 00000000
                    ×01: ra 00000000
                                         x02: sp 00000000
                                                               ×03: gp 00000000
x04: tp 00000000
                    x05: t0 80000000
                                         x06: t1 00000001
                                                               ×07: t2 00000002
x8:fps0 0000003F
                    x09: s1 F0000000
                                         ×10: a0 000000000
                                                               ×11: a1 80008004
×12: a2 F8000000
                    ×13: a3 FFFFFFFF
                                                               ×15: a5 FFFFFBFF
                                         ×14: a4 000000004
×16: a6 00000000
                    ×17: a7 00000000
                                         ×18: s2 E0000000
                                                               ×19: s3 00000000
×20: s4 00000000
                    x21: s5 557EF7E0
                                         x22: s6 FFF7B093
                                                              x23: s7 00000018
x24: s8 00000000
                    x25: s9 00000010
                                         x26:s10 000000000
                                                              x27:s11 00000000
x28: t3 00000003
                    x29: t4 0000000F
                                         ×30: t5 78000000
                                                              ×31: t6 000000FF
                    INST-IF 00000013
                                         rs1Data F0000000
                                                              rs2Data
PC---ID 00000230
                    INST-ID 0004A583
                                         rs1Addr 00000009
                                                              rsZAddr
 PC--EXE DOI
                    INST-EX 0609AA83
                    INST--M 00000013
PC---WB 0000033C
ALU-Ain 00000000
                    INST-WB 00000013
                                        I/ABSel 00000001
CPUAddr 00000000
                    ALU-Out 00000000
 ALU-Bin 00000060
                    WB-Data 00000000
                                        CPU-DAi F0000000
 Imm32ID 00000
                                                              WR--MIO
                    WB-Addr 00000000
                                        CPU-DAo 00000000
 CODE-00 00C4A223
                     mop Bubble:addi 00
 CODE-04 00000013
                                                              CODE-03 00000013
                         lw x03,x00,000H
 CODE-08 00000013
                                                             CODE-07 006A8A93
                             lw x15,x13,060H
 CODE-0C 0004A583
                                                             CODE-0B 01402B03
                                  nop Bubble:addi 00
                   SW15切换反汇编
 CODE-10 00000013
                                                             CODE-0F 00B585B3
                                      nop Bubble:addi 00
 CODE-14 00000013
                                                             CODE-13 00000013
                    CODE-15 00B4A023
                                        CODE-16 0004A583
 CODE-18 00000013
                                                             CODE-17 00000013
                    CODE-19 0055FC33
                                        CODE-1A 006B0B33
 CODE-1C 00000013
                    CODE-1D 100B0863
                                                             CODE-1B 00000013
                                        CODE-1E 00000013
 CODE-20 00000013
                    CODE-21 0004A583
                                                             CODE-1F 00000013
                                     CODE-22 00E70BB3
 CODE-24 000000013
                    CODE-25 017B8CB3
                                                             CODE-23 00000013
                                        CODE-26 00000013
                                                             CODE-27 00000013
```

### 物理验证




#### □ 使用RISCV-DEMO9测数据通路功能

- DEMO单步调试数据通路
  - □建议增加手动单步功能方便相关性调试
  - □保留原有自动单步,在Clkdiv接入Pulse信号(Arraykeys)
    - 选用SW8切换或控制
  - □ 结合SW15切换连续5条指令的反汇编
- DEMO接口功能
  - □ SW[7:5]=000, SW[2]=0(全速运行)
    - SW[4:3]=00, SW[0]=0, 点阵显示程序: 跑马灯
    - SW[4:3]=00, SW[0]=0, 点阵显示程序: 矩形变幻
    - SW[4:3]=01, SW[0]=1, 内存数据显示程序: 0~F
    - SW[4:3]=10, SW[0]=1, 当前寄存器s5(x21)+1显示

### 设计要点:物理验证接口(详细参见实验二





SW[7:5]=显示通道选择

SW[7:5]=000: CPU程序运行输出

SW[7:5]=001: 测试PC字地址

SW[7:5]=010:

测试计数器 SW[7:5]=011:

测试RAM地址 SW[7:5]=100:

测试CPU数据输出 SW[7:5]=101:

SW[7:5]=110: 测试CPU数据输入

SW[0]=文本图形选择

SW[1]=高低16位选

没有使用

点阵显示程序: SW[4:3]=00,

SW[4:3]=00,点阵显示程序:

SW[4:3]=01,内存数据显示程序: 0~F

SW[4:3]=10, 当前寄存器+1显示(用户扩展保留)



### 下载验证流水处理器



#### □非IP核仿真

- 对自己设计的模块做时序仿真(单周期时仿真过的略)
- 第三方IP核不做仿真(固核无法做仿真)
- 流水结构不难,但时序紧凑仿真可以减少大量时间

#### □SOC物理验证

- 下载流文件.bit
- 验证调试SOC功能
  - □功能不正确时排查错误
- 定性观测SOC关键信号
  - □本实验只要求定性观测,功能执行正确

### 思考题



□扩展下列指令,相关检测和冒险消除有什么不同:

R-Type:

sra, sll, sltu;

I-Type:

addi, andi, ori, xori, lui, slti, srai, slli, sltiu

B-Type:

bne, blt;

UJ-Type:

Jal:

U-Type:

lui;

- □流水结构增加stall消除数据冒险竞争和flush消除控制冒险竞争,你认为应该先解决那一个更好?
- □ RISC-V用not taken 预测优化应如何修改本实验
- □ Stall(flush)和forward相关性检测位置相同吗?





## **END**