



Computer Organization & Design 实验与课程设计

实验三 RISC-V集成SOC设计

---优化CPU调试、测试和应用环境 -逻辑实验模块优化三

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

实验目的



- 1. 复习寄存器传输控制技术
- 2. 掌握CPU的核心组成:数据通路与控制器
- 3. 设计数据通路的部件:优化逻辑ALU与Regs
- 4. 进一步了解计算机系统的基本结构
- 5. 熟练掌握IP核的使用方法

实验环境



□实验设备


- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. 计算机软硬件课程贯通教学实验系统(Sword)
- 3. Xilinx ISE14.4及以上开发工具

□材料

无

计算机软硬件课程贯通教学实验系统





- ▼ **标准接口** 支持基本计算机系统实现
 - 12位VGA接口(RGB656)、USB-HID(键盘)
- ▼ 通讯接口 支持数据传输、调试和网络
- UART接口、10M/100M/1000M以太网、SFP光纤接口
- ▼ 扩展接口 支持外存、多媒体和个性化设备

MicroSD(TF) 、 PMOD、 HDMI、 Arduino

贯通教学实验平台主要参数

▼ 核心芯片

Xilinx Kintex™-7系列的XC7K160/325资源:

162,240个,Slice: 25350,片内存储: 11.7Mb

▼ 存储体系 支持32位存储层次体系结构

6MB SRAM静态存储器: 支持32Data, 16位TAG

512M BDDR3动态存储: 支持32Data

32MB NOR Flash存储 : 支持32位Data

▼ 基本接口 支持微机原理、SOC或微处理器简单应用 4×5+1矩阵按键、16位滑动开关、16位LED、8 位七段数码管





Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

实验任务



1. 优化计算机系统测试环境CSTE

- ■搭建HDL测试环境
 - □用HDL描述和RISC-V等网表核重建实验二测试环境
- 用RISC-V核替换实验二的MIPS CPU核
 - □选用教材提供的IP核集成实现SOC
 - □此实验在Exp02的基础上完成

2. 优化数据通路子部件并作时序仿真:

- Register Files

Course Outline



实验目的与实验环境

实验任务

实验原理


实验操作与实现

浙江大学系统结构与系统软件实验室

Computer Organization




□ Decomposability of computer systems



简单的SOC(ISE版)





浙江大学


阙

Bottom-Up

计算机学院 系统结构与系统软件实验室

简单计算机测试环境CSTE --是简单SOC/功能计算机系统





流水处理器测试SOC或计算机系统



```
module CSTE_RISCVEDF(input clk_100mhz,
                                                                                                                    Sources
                                                                                                                                                   ? _ 🗆 🗗
                                                                                                                             ♦ + ? • 0
                  input RSTN,
                  input [15:0]SW,

→ □ Design Sources (3)

✓ ●∴ CSTE_RISCVEDF (CSTE_RISCV.v) (23)

                  input [3:0] KCOL,
                                                                                                                            U1: RSCPU9 (RSCPU9.v)
                  output [4:0] KROW,
                                                                                                                            U1: RSCPU9 (RSCPU9.edf)
                  output CR,
                                                                                                                          > T U2: ROM D (ROM D.xci)
                                                                                                                          > T U3: RAM B (RAM B.xci)
                  output RDY,
                                                                                                                            U4: MIOBUS (MIOBUS.v)
                  output readn.
                                                                                                                            U4: MIOBUS (MIOBUS.edf)
                  output LEDCK,
                                                                                                                            U5 : DSEGIO (DSEGIO.v)
                  output LEDCR,
                                                                                                                            U5: DSEGIO (DSEGIO.edf)
                                   搭建简单的SOC测试处理器
                                                                                                                              U6: Display (Display.v)
                  output LEDEN,
                                                                                                                            U6: Display (Display.edf)
                  output LEDDT.
                                                                                                                            U7 : GPIO (GPIO.v)
                  output SEGCK.
                                                                                                                            U7: GPIO (GPIO.edf)
                  output SEGCR,

    U10 : Counter (Counter.v)

                                                    HDL DESIGN版
                                                                                                                              U8: Clkdiv (Clkdiv.v)
                  output SEGEN,
                                                                                                                              U9: Arraykeys (Arraykeys.v)
                  output SEGDT,
                                                                                                                            U9 : Arraykeys (Arraykeys.edf)
                 output [3:0]AN.
                                                                                                                              M4: EnterT32 (EnterT32.v)
                                                                                                                            M4 : EnterT32 (EnterT32.edf)
                 output [7:0] SEGMENT,
                                                                                                                            U61: Disp2Hex (Disp2Hex.v)
                 output [7:0]LED.
                                                                                                                            U61: Disp2Hex (Disp2Hex.edf)
                 output Buzzer.
                                                                                                                            U71: PIO (PIO.v)
                                                                                                                            U71 : PIO (PIO.edf)
                  output [3:0]Red,
                                                                                                                          > U11: VGA_TEST (VGATEST.v) (2)
                 output [3:0]Green,

∨ □ Coefficient Files (2)

                 output [3:0]Blue,
                                                                                                                            D mem.coe
                                                                                                                            RISCV-DEMO9.coe
                  output HSYNC,

∨ □ Constraints (1)

                  output VSYNC

√ □ constrs 1(1)

                                                                                                                            CSTE_V20.xdc
```



系统IP核: RISC-V处理器




◎实验二是MIPS处理器

系统IP核有优化调整,详细参见实验二PPT

◎本课程采用RISC-V

RSCPH9

E 单周期和流水线




```
U1 (.clk (CPUClk),
  .reset(rst),
  .TNI(8'h0),
  . Ready (Ready),
  . Addr (Addr),
  . Datai (Datai),
  . Datao (Datao) .
  . INST (inst).
  . MIO (MIO),
  . PC (PC [31:0]),
  . WR (WR),
  .ALE(clka) ,
  .Debug addr (Debug addr),
  .Debug data(Debug data)
  ) :
```

系统IP核:总线译码模块MIOBUS

MIOBUS




简单地址译码电路



```
U4(.clk(clk 100mhz),
  .rst(rst).
  .BTN(BTNO),
  .SW(SWO),
  .CPU wait (Ready),
  .mem_w(WR),
  . Addr_bus(Addr),
  .Data4CPU(Datao),
  .Data2CPU(Datai[31:0]).
  .GPIO_W0200(GPIO_W0200),
  .GPIO_W0204(GPIO_W0204),
  .CONT W0208 (CONT W0208),
  .Peripheral (Peripheral),
  .co(co),
  .C1(C1),
  .C2(C2),
  . Counter (Counter),
  .ram_addr(ram_addr),
  .data_ram_we(data_ram_we),
   .ram_data_out(ram_data_out),
  .ram_data_in(ram_data_in)
  ):
```

系统IP核: 存储器(Memory Hierarchy)






洲江水学


系统IP核: ARRAYBLOCK Hierarchy





系统IP核: DISPBLOCK Hierarchy








系统IP核: CLKBLOCK Hierarchy




系统时钟模块





系统IP核: 硬件计数与GPIO模块









寄存器、存储器和CPU接口信号显示

E 在实验二基础上优化:增加了RAM测试端口,

了模块合并(与实验二不同)

VGA_TEST U11(.clk(clk_100mhz),

.Debug_addr(Debug_addr), .Debug data(Debug data), . MEM Addr (MEM Addr), . MEM_Data(MEM_Data), . SWO14(SWO[14]). . SWO13(SWO[13]), . dout (dout).

.Red(Red),

. Green (Green),

. PCol (PCol).


. PRow (PRow).

.Blue(Blue),

. VSYNC (VSYNC),

. HSYNC (HSYNC)

):



HDL测试环境框架结构



```
Sources
                CSTE RISCVEDF (input clk 100mhz,
                                                                                                                                      ? _ 🗆 🗗
                          input RSTN,
                                                                                                               ★ | ♦ | + | ? | • 0
                          input [15:0]SW,

∨ □ Design Sources (3)
                          input [3:0] KCOL,
                                                                                                              ✓ ●... CSTE_RISCVEDF (CSTE_RISCV.V) (23)
                          output[4:0]KROW,
                                                                                                                  U1: RSCPU9 (RSCPU9.v)
                          output CR,
                                                                                                                  U1: RSCPU9 (RSCPU9.edf)
                          output RDY,
                                                                                                                > T U2: ROM D (ROM D.xci)
                          output readn,
                                                                                                                > T U3: RAM B (RAM B.xci)
 9
                                                                                                                  U4: MIOBUS (MIOBUS.v)
                          output LEDCK,
10
                                                                         //Sword LED
                                                                                                                  U4: MIOBUS (MIOBUS.edf)
                          output LEDCR,
                                                                                                                  U5 : DSEGIO (DSEGIO.v)
12
                          output LEDEN,
                                                                                                                  U5: DSEGIO (DSEGIO.edf)
                                              调用系统分解网表
13
                          output LEDDT,

    U6 : Display (Display.v)

                                                                                                                  U6: Display (Display.edf)
15
                          output SEGCK,
                                                                                                                  U7 : GPIO (GPIO.v)
16
                          output SEGCR,

√ U7: GPIO (GPIO.edf)

17
                          output SEGEN,
                                                 11个主模块: U1~U11
                                                                                                                  U10 : Counter (Counter.v)
18
                          output SEGDT,
                                                                                                                  U8 : Clkdiv (Clkdiv.v)
19
                                                                                                                  U9 : Arraykeys (Arraykeys.v)
                                                                       //arduino Seven-segment LED
                          output [3:0]AN,
                                                                                                                  U9 : Arraykeys (Arraykeys.edf)
21
                          output [7:0] SEGMENT,
                                                                                                                  M4 : EnterT32 (EnterT32.v)
                          output [7:0] LED,
                                                                       //arduino LED
                                                                                                                  M4 : EnterT32 (EnterT32.edf)
23
                          output Buzzer,
                                                                       //arduino Buzzer
                                                                                                                  U61 : Disp2Hex (Disp2Hex.v)
24
                                                                                                                  U61: Disp2Hex (Disp2Hex.edf)
2.5
                          output [3:0]Red,
                                                                       //VGA
                                                                                                                  U71: PIO (PIO.v)
                          output [3:0] Green,
26

√ U71 : PIO (PIO.edf)

27
                          output [3:0]Blue,
                                                                                                                > U11: VGA_TEST (VGATEST.v) (2)
28
                          output HSYNC,

∨ □ Coefficient Files (2)

29
                          output VSYNC
                                                                                                                  D mem.coe
30
                          );
                                                                                                                  RISCV-DEMO9.coe
31

∨ □ Constraints (1)

32

√ □ constrs 1 (1)

33
                                                                                                                  CSTE V20.xdc
34
      endmodule
                        系统结构与系统软件实验室
                                                                                                                            Libraries Compile Order
```

处理器、存储器调用与信号定义



```
69
            assign Buzzer = DIVO[25] & SWO[8];
70
            assign IO clk = nCPUClk;
71
72
                                   U1 (.clk (CPUClk),
                                                                                     //RISV-V Single cycle CPU
            RSCPU9
73
                                      .reset(rst),
                                                                                               32 wire mapup;
74
                                      .TNI(8'h0),
                                                                                               33 wire [31:0] Ai, Bi;
7.5
                                      .Ready (Ready),
                                                                                               34 wire CPUClk, nCPUClk, nclk, clka;
                                                                                               35 wire MIO;
76
                                      .Addr (Addr),
                                                                                               36 wire CO, C1, C2;
77
                                      .Datai (Datai),
                                                                                               37 wire [31:0] Counter;
                                                                                               38 wire [31:0] Addr, Datai, Datao, inst;
78
                                      .Datao (Datao) ,
                                                                                               39 wire CONT W0208, GPIO W0200, GPIO W0204;
79
                                      .INST (inst),
                                                                                               40 wire [31:0] Peripheral;
                                                                                               41 wire [3:0] BTNO;
80
                                      .MIO(MIO),
                                                                                               42 wire [4:0] KCODE;
81
                                      .PC(PC[31:0]),
                                                                                               43 wire [6:0] Debug addr;
                                                                                               44 wire [7:0] blink;
82
                                      .WR(WR),
                                                                                               45 wire [9:0] PCol, PRow;
83
                                                                                               46 wire[11:0] dout;
                                      .ALE(clka) ,
                                                                                               47 wire [15:0] GPIOf0;
84
                                      .Debug addr (Debug addr),
                                                                                              49 wire [31:0] Debug data;
85
                                      .Debug data (Debug data)
                                                                                              50 wire [31:0] DIVO;
86
                                      );
                                                                                               51 wire [31:0] Disp num;
                                                                                               52 wire [0:0] data ram we;
87
                                                                                               53 wire GPIOE00;
                          U2(.a(PC[11:2]),
88
            ROM D
                                                                                               54 wire GPIOF0;
                                                                                               55 wire IO clk;
89
                            .spo(inst));
                                                                                               56 wire [7:0] LE;
90
                                                                                               57 wire [31:0] PC;
                                                                                               58 wire [7:0] point;
91
            RAM B U3 (.addra(ram addr[11:0]),
                                                                          //Data Memory
                                                                                               59 wire [3:0] Pulse;
92
                        .clka(clka),
                                                                                               60 wire [11:0] ram addr;
                                                                                               61 wire [31:0] ram data in;
                        .dina(ram data in[31:0]),
93
                                                                                               62 wire [31:0] ram data out;
94
                        .wea(data ram we[0]),
                                                                                               63 wire Ready;
                                                                                               64 wire rst;
95
                        .douta(ram data out)
                                                                                               65 wire [4:0] State;
96
                                                                                               66 wire [15:0] SWO;
                      );
                                                                                               67 wire WR;
97
           wire [31:0] MEM Addr = SWO[13] ? MIO ? {20'h0000, ram addr, 2'b00} : 32'hFFFFFFFF
98
99
                                                     : PC;
            wire [31:0] MEM Data = SWO[13] ? MIO ? ram data out
                                                                                                    : 32'hAA55AA55
01
```



总线模块调用



```
102
           MIOBUS
                      U4(.clk(clk 100mhz),
     //IOBUS
103
                        .rst(rst),
104
                        .BTN (BTNO),
105
                        .SW(SWO),
106
                        .CPU wait (Ready),
107
                        .mem w(WR),
108
                        .Addr bus (Addr),
109
                        .Data4CPU(Datao),
110
                        .Data2CPU(Datai[31:0]),
111
112
                        .GPIO W0200 (GPIO W0200),
113
                        .GPIO W0204 (GPIO W0204),
114
                        .CONT W0208 (CONT W0208),
                        .Peripheral (Peripheral),
115
116
                        .CO(CO),
117
                        .C1 (C1),
118
                        .C2 (C2),
119
                        .Counter (Counter) ,
120
                        .ram addr(ram addr),
121
                        .data ram we (data ram we),
122
                         .ram data out (ram data out),
                        .ram data in (ram data in)
123
124
                        );
```



七段显示通道调用



```
126
                                          //Seven segment display channel
           DSEGIO
                   U5(.clk(IO clk),
127
                     .rst(rst),
128
                     .EN (GPIO W0204),
                                                                  //GPIOE00
129
                     .A0 (DIVO[6]),
130
                     .map2up(DIVO[20]),
131
                     .Test(SWO[7:5]),
132
                     .LES(64'h0000 0000 0000 0000),
133
                     .points({DIVO[31:0], DIVO[31:13], 5'b000000, 8'h00}),
134
                     .Data0(Peripheral),
135
                     .data1({2'b00, PC[31:2]}),
136
                     .data2(inst),
137
                     .data3(Counter),
138
                     .data4(Addr),
139
                     .data5 (Datao) ,
140
                     .data6(ram data out[31:0]),
141
                     .data7(Ai),
142
143
                     .Disp(Disp num[31:0]),
144
                     .LE(LE),
145
                     .point (point),
146
                     .mapup (mapup)
147
```

洲沙大学

输出系统:七段显示器调用



```
-----Peripheral
149
150
          Display U6(.clk(clk 100mhz),
                                                           //Device 1: Seven-segment display
                      .rst(rst),
151
152
                      .Start(DIVO[20]),
153
                      .Text(SWO[0]),
154
                      .flash(DIVO[25]),
                                                              缺省地址: 0xE000_0000
155
                      .Hexs(Disp num),
156
                      .LES(LE),
157
                      .points(point),
158
                      .mapup (DIVO[20]),
159
160
                      .seqclk(SEGCK),
                      .segclrn(SEGCR),
161
                      .SEGEN (SEGEN),
162
163
                      .seqsout (SEGDT)
164
                      );
165
166
          Disp2Hex
                      U61 (.Scan2 (SWO[1]),
                                                                //Arduino seven-segment display
167
                           .Scan10 (DIVO[19:18]),
168
                           .flash(DIVO[25]),
169
                           .Text(SWO[0]),
170
                           .LES(LE),
171
                           .points(point),
172
                           .Hexs(Disp num),
173
174
                           .AN(AN),
175
                           .SEGMENT (SEGMENT)
176
                          );
```

输出系统: GPIO和硬件计数调用



```
179
          GPIO
                U7 (.clk(IO clk),
                                                                        //Device 2: GPIO
180
                   .rst(rst),
181
                   .EN (GPIO W0200),
                                        //GPIOF00, General Purpose Input Output For LED
182
                   .Datai (Peripheral),
183
                   .Start (DIVO[20]),
184
                   .GPIOf0 (GPIOf0),
185
                   .LEDo(),
186
                   .ledclk(LEDCK),
                                                            缺省地址: 0xF000 0000
187
                   .ledclrn(LEDCR),
188
                   .LEDEN (LEDEN) ,
189
                   .ledsout (LEDDT)
190
                   );
191
                   U71(.clk(IO clk),
                                                                          //Arduino GPIO
192
          PIO
193
                       .rst(rst),
194
                       .EN (GPIO W0200),
                       .Datai (Peripheral),
195
196
                       .LED(LED[7:0]),
197
                       .GPIOf0()
198
                       ) ;
199
200
201
                    U10 (.clk(clk 100mhz),
                                                                  //Device 3: counter module
          Counter
202
                       .clk0(DIVO[8]),
203
                       .clk1(DIVO[9]),
                       .clk2(DIVO[11]),
2.04
205
                       .counter ch (GPIOf0[1:0]),
206
                       .counter val (Peripheral),
                       .counter we (CONT W0208),
207
                                                            缺省地址: 0xF000 0004
208
                       .rst(rst),
209
                       .Counter (Counter) ,
210
                       .counter0 OUT (C0),
211
                       .counter1 OUT (C1),
212
                       .counter2 OUT (C2)
213
```

浙江大学

辅助模块调用



```
215
                                              --Auxiliary module
216
           Clkdiv U8 (.clk(clk 100mhz),
                                                      //General clock module
     217
                       .rst(rst),
218
                       .STEP (SWO[2]),
219
                       .clkdiv(DIVO),
                                                   HDL软核,便于测试调试修改
220
                       .nclk(nclk),
221
                       .CPUClk(CPUClk),
222
                       .nCPUClk(nCPUClk)
223
                        );
224
225
           Arraykeys U9(.clk(clk 100mhz),
                                                     //Array keyboard
226
                         .rst(rst),
227
                         .RSTN (RSTN),
228
                         .KCOL (KCOL) ,
229
                         .KROW (KROW) ,
230
                         .SW(SW),
231
                         .BTNO (BTNO) ,
232
                         .pulse (Pulse),
233
                         .CR (CR),
234
                         .readn (readn),
235
                         .KCODE (KCODE) ,
236
                         .KRDY (RDY) ,
2.37
                         .SWO (SWO)
238
                          );
239
                     M4(.clk(clk 100mhz), //Dual Data input module by Button
           EnterT32
240
241
                        .BTN (BTNO[3:0]),
242
                        .ArrayKey (SWO[15]),
243
                        .TEST (SWO[7:5]),
244
                        .Text(SWO[0]),
245
                        .UP16 (SWO[1]),
246
                        .Din (KCODE),
2.47
                        .DRDY (RDY) ,
248
                        .Ai(Ai),
249
                        .Bi (Bi),
250
                        .blink(blink),
251
                        .readn (readn)
252
                         );
```

VGA测试信号显示模块调用



```
VGA TEST
254 <del>-</del> 255 <del>-</del> 2//
                       U11(.clk(clk 100mhz),
                              .PCol(PCol),
256
    -//
                              . PRow (PRow),
257
                            .Debug addr (Debug addr),
                                                              //Register Debug addra
258
                            .Debug data (Debug data),
                                                              //Register Debug Data
259
                            .MEM Addr (MEM Addr),
                                                              //Memory Debug addra
260
                            .MEM Data (MEM Data),
                                                              //Memory Debug Data
                                                              //SW014测试内存翻页
261
                            .SW014 (SW0[14]),
                                                              //SW13=0测试ROM, SW13=1测试RAM
262
                            .SW013 (SW0[13]),
263
                              .dout (dout),
264
                            .Red (Red),
265
                            .Green (Green),
266
                            .Blue (Blue),
                                                  注释掉信号为实验二优化后删除信号
2.67
                            .VSYNC (VSYNC),
268
                            . HSYNC (HSYNC)
269
                            );
270
271
      endmodule
```

◎ HDL测试环境描述对应BLOCK DESIGN

₠ Vivado BD无法表达信号纳入Tap模块



Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

洲沙太学系统结构与系统软件实验室

设计要点:建立设计工程



- ◎建立工程一
 - € OExp03-CSTEH
 - ⊙对应搭建HDL描述测试环境
- ◎建立工程二
 - **€** OExp03-CSTEB
 - ⊙对应搭建BLOCK DESIGN描述测试环境
 - ○实验二基础优化

设计要点: HDL描述



◎ 用第三方EDF网表核和EXp01设计核

€ 在工程根目录建立核和代码文件夹

○导入所有设计用核文件 ⊙建议文件结构:不要导入工程 RCODE ⇒ IO Ō Arraykeys.edf Arraykeys.v FPGA work > ORGV20VI > RCSTE-EDF9 搜索 Clkdiv.v Counter.v Disp2Hex.edf Disp2Hex.v 名称 修改日期 类型 Display.edf Display.v 2021/3/21 14:45 文件夹 RCODE DSEGIO.edf DSEGIO.v 所有实验通用 RCSTE-EDF9.cach EnterT32.edf EnterT32.v 2021/3/22 12:18 文件夹 GPIO.edf GPIO.v RCSTE-EDF9.hw RCSTE-EDF9 → RCODE MIOBUS.edf MIOBUS.v RCSTE-EDF9.ip user files 2021 MSCPUE.edf MSCPUE.v 名称 RCSTE-EDF9.runs P2S.edf P2S.v RCSTE-EDF9.sim 2021 PIO.edf PIO.v Comm RCSTE-EDF9.srcs 2021 A RCSTE-EDEQ vor 2021 RSCPU9 > VGA CPU核 RCODE → RSCPU9 VGA核 VGA CSTE RISCV.v 名称 CSTE V20.xdc RSCPU9.edf | 实验三用 Font816.v D mem.coe RSCPU9.v_ vga.v RISCV-DEMO9.coe RSCU9.edf VGATEST.v RSCU9.v 实验 四用 RSDP9.edf 人 多 系统结构与系统软件实验室 RSDP9.v

设计要点: BD描述


每次建立新工程后需将核加载到系统

- □从学在浙大下载IPCORE核压缩包
- □解压到自己计算机的FPGA工作目录下:
 - 非工程目录, 可与工程目录并级
 - 根据实验需要逐步提供教学核(有更新)
 - 若用自己设计的核,则核命名:同名核+加学号后四位



核导入:参考实验二PPT





设计要点:存储模块:ROM



◎设计32位指令存储器:

₠ SWORD实验平台 ROM用Distributed Memory

□ ROM初始化文件(RISCV-DEMO9.coe)

□这是一段功能测试程序: CPU仿真另行设计





杀犹结约与杀犹狱仟头叛至

设计要点存储模块: RAM




◎设计32位数据存储器:

₠ SWORD实验平台 RAM用Block Memory

€ RAM初始化数据: D_mem.coe

注意:清除BLOCK MEMORY所有输入输出寄存器

```
memory_initialization_radix=16;
memory_initialization_vector=
00000000, 11111111, 22222222, 33333333, 44444444, 55555555,
66666666, 77777777, 88888888, 99999999, aaaaaaaa, bbbbbbbb,
cccccccc, dddddddd, eeeeeeee, ffffffff, 557EF7E0, D7BDFBD9,
D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9,
FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9,
FFFF07E0, 007E0FFF, 03bdf020, 03def820, 08002300;
RAM初始化数据。红色数据为七段LED图形
```



€ 设计流程参考马德老师Lab00PPT



人 《 系统结构与系统软件实验室

设计要点:硬件描述输入




- ◎ 阅读核接口要求
 - € 参考实验二PPT(本实验核接口有调整)
- ◎ 根据接口属性和测试环境要求输入描述
 - € 参考实验二连接示意和PDF文档输入描述
 - € 理解每一个语句或连线的意义和目的
- ◎ 实验三的BLOCK DESIGN描述有调整
 - € 目前BD描述结构经测试正确
 - Vivadoa工具BD描述或存在BUG或属性还不了解,存在描述综合不稳定性。根据下载验证排查问题。
 - € HDL描述非常稳定。



设计要点:物理验证参见实验:



物理验证同实验工



SW[7:5]=显示通道选择

SW[7:5]=000: CPU程序运行输出

测试PC字地址 SW[7:5]=001:

SW[7:5]=010: 测试指令字

SW[7:5]=011: 测试计数器

SW[7:5]=100: 测试RAM地址

测试CPU数据输出 SW[7:5]=101:

┗SW[7:5]=110:测试CPU数据输入

SW[0]=文本图形选择

SW[1]=高低16位选择

SW[4:3]=00,

SW[4:3]=00,

内存数据显示程序: 0~F SW[4:3]=01,

SW[4:3]=10, 当前寄存器+1显示

条统结构与系统软件实验



没有使用



OEND)