实验六

课程名称: 数字逻辑电路设计 实验类型: _____ 综合____

实验项目名称: 七段数码管显示译码器设计与应用

学生姓名: <u>段皞一</u> 学号: <u>3190105359</u> 同组学生姓名: <u>无</u>


实验地点: <u>紫金港东四 509 室</u> 实验日期: <u>2020</u>年 <u>10</u>月 <u>27</u>日

一、操作方法与实验步骤

1.1 实验原理

1.1.1 LED 灯设计

由 7+1 个 LED 构成的数字显示器件;每个 LED 显示数字的一段,另一个为小数点。




1.1.2 共阴(阳)控制

正负逻辑关系说明:


(负逻辑) 共阳连接: 8个 LED 正极连在一起, 负极低电平时点亮

(正逻辑) 共阴连接: 8个 LED 负极连在一起,正极高电平时点亮



1.1.2 Hex 7-segment decoder


1 d e	V _{DD} 16	Hex	$D_3D_2D_1D_0$	BI/LE	а	b	С	d	е	f	g	р
. ๆ ~	- 000	0	0 0 0 0	1	0	0	0	0	0	0	1	р
2 d f	d 🗖 15	1	0 0 0 1	1	1	0	0	1	1	1	1	р
~ 4 '	~ P 13	2	0 0 1 0	1	0	0	1	0	0	1	0	р
ال ا	.	3	0 0 1 1	1	0	0	0	0	1	1	0	р
3 ជុ g	c p 14	4	0 1 0 0	1	1	0	0	1	1	0	0	р
		5	0 1 0 1	1	0	1	0	0	1	0	0	р
-4 1 1 h→	-ı b 🛮 13	6	0 1 1 0	1	0	1	0	0	0	0	0	р
7	Г	7	0 1 1 1	1	0	0	0	1	1	1	1	р
5 d 4,	a 1 113	8	1 0 0 0	1	0	0	0	0	0	0	0	Р
³ ┪ 1∨	C14495 ^a 12	9	1 0 0 1	1	0	0	0	0	1	0	0	Р
~ - -	h.,	Α	1 0 1 0	1	0	0	0	1	0	0	0	Р
6 🛛 B	⊥ ឆ្ 11	В	1 0 1 1	1	1	1	0	0	0	0	0	Р
	L	С	1 1 0 0	1	0	1	1	0	0	0	1	Р
7 🛮 LE	D 🛭 10	D	1 1 0 1	1	1	0	0	0	0	1	0	Р
7	Γ	E	1 1 1 0	1	0	1	1	0	0	0	0	Р
8 d v 4	s C 19	F	1 1 1 1	1	0	1	1	1	0	0	0	Р
~ 4 * 5	5 6 4 3	X	XXXX	0	1	1	1	1	1	1	1	1




1.2 任务——原理图设计实现显示译码 MyMC14495 模块

- 1. 新建名称为"MyMC14495"的工程。
- 2. 新建名称为"MyMC14495"的 Schematic 文件。

3. 按照原理图进行设计。



4. 在 Processes 窗口中双击 Check Design Rules 无误后,双击 View HDL Functional Model, 观看并学习生产成的 Verilog 代码。



```
g,
            p);
 input D0;
 input D1;
 input D2;
 input D3;
 input LED;
 input point;
output a;
output b;
output c;
output d;
output e;
output f;
output g;
output p;
wire XLXN 47;
wire XLXN_48;
wire XLXN_49;
wire XLXN_50;
wire XLXN 51;
wire XLXN_52;
wire XLXN 53;
wire XLXN_54;
wire XLXN_55;
wire XLXN_56;
wire XLXN_57;
wire XLXN 58;
wire XLXN_61;
wire XLXN_62;
wire XLXN_63;
wire XLXN_64;
wire XLXN 65;
wire XLXN_66;
wire XLXN_67;
wire XLXN_68;
wire XLXN_69;
wire XLXN_74;
wire XLXN 75;
wire XLXN_76;
wire XLXN 77;
wire XLXN_79;
```

```
wire XLXN_80;
wire XLXN 81;
wire XLXN_84;
wire XLXN 86;
wire XLXN 95;
wire XLXN_98;
AND4 XLXI_7 (.10(D0),
           .I1(D2),
           .I2(D2),
           .I3(D3),
           .O(XLXN_49));
AND4 XLXI_10 (.I0(XLXN_86),
            .I1(XLXN 98),
            .I2(D2),
            .13(XLXN 95),
            .O(XLXN_48));
AND4 XLXI 11 (.IO(D0),
            .I1(D1),
            .12(XLXN 84),
            .I3(D3),
            .O(XLXN_50));
AND4 XLXI 12 (.IO(D0),
            .I1(XLXN_84),
            .I2(D2),
            .I3(XLXN_95),
            .O(XLXN_47));
AND4 XLXI_14 (.IO(XLXN_86),
            .I1(XLXN_95),
            .12(D2),
            .I3(D3),
            .O(XLXN_68));
AND4 XLXI_22 (.IO(XLXN_86),
            .I1(D1),
            .12(XLXN 84),
            .I3(XLXN 95),
            .O(XLXN_55));
AND4 XLXI_23 (.10(XLXN_86),
            .I1(D1),
            .12(XLXN_84),
            .I3(D3),
            .O(XLXN_57));
AND4 XLXI_24 (.I0(D0),
            .I1(D2),
```

```
.I2(D2),
            .I3(XLXN 95),
            .O(XLXN_51));
AND4 XLXI 29 (.IO(D0),
            .I1(D1),
            .I2(D2),
            .I3(XLXN 95),
            .O(XLXN_67));
AND3 XLXI 62 (.10(XLXN 86),
            .I1(D1),
            .I2(D2),
            .O(XLXN_52));
AND3 XLXI_63 (.IO(XLXN_86),
            .I1(D2),
            .I2(D3),
            .O(XLXN 53));
AND3 XLXI_64 (.10(D0),
            .I1(D1),
            .I2(D3),
            .O(XLXN 54));
AND3 XLXI_65 (.IO(D1),
            .I1(D2),
            .I2(D3),
            .O(XLXN 56));
AND3 XLXI 66 (.IO(D0),
            .I1(D1),
            .I2(D2),
            .O(XLXN 58));
AND2 XLXI_67 (.10(D0),
            .I1(XLXN 95),
            .O(XLXN_63));
AND3 XLXI_68 (.IO(D2),
            .I1(D2),
            .12(XLXN 95),
            .O(XLXN 61));
AND3 XLXI_69 (.IO(D0),
            .I1(D2),
            .12(XLXN_84),
            .O(XLXN_62));
AND3 XLXI_70 (.10(D0),
            .I1(D1),
            .I2(XLXN_95),
            .O(XLXN_66));
AND3 XLXI_71 (.IO(D1),
```

```
.I1(XLXN_84),
            .I2(XLXN 95),
            .O(XLXN 65));
AND3 XLXI 72 (.IO(D0),
            .I1(XLXN 84),
            .I2(XLXN_95),
            .O(XLXN 64));
AND3 XLXI_73 (.10(D2),
            .I1(XLXN 84),
            .12(XLXN 95),
            .O(XLXN 69));
OR4 XLXI_74 (.IO(XLXN_50),
           .I1(XLXN_49),
           .12(XLXN 48),
           .I3(XLXN_47),
           .O(XLXN 81));
OR4 XLXI_75 (.IO(XLXN_54),
           .I1(XLXN 53),
           .12(XLXN 52),
           .I3(XLXN_51),
           .O(XLXN_80));
OR4 XLXI_76 (.IO(XLXN_57),
           .I1(XLXN 58),
           .12(XLXN_48),
           .13(XLXN 47),
           .O(XLXN_77));
OR4 XLXI_77 (.IO(XLXN_66),
           .I1(XLXN 65),
           .12(XLXN_64),
           .13(XLXN 49),
           .O(XLXN 75));
OR3 XLXI_78 (.IO(XLXN_56),
           .I1(XLXN_55),
           .12(XLXN_53),
           .O(XLXN 79));
OR3 XLXI_79 (.IO(XLXN_62),
           .I1(XLXN_61),
           .I2(XLXN_63),
           .O(XLXN_76));
OR3 XLXI_80 (.IO(XLXN_68),
           .I1(XLXN 67),
           .12(XLXN_69),
           .O(XLXN 74));
INV XLXI 81 (.I(point),
```

```
.0(p));
  OR2 XLXI 82 (.IO(LED),
              .I1(XLXN_74),
              .0(g));
  OR2 XLXI 83 (.IO(LED),
              .I1(XLXN_75),
              .O(f));
  OR2 XLXI_84 (.IO(LED),
              .I1(XLXN 76),
              .O(e));
  OR2 XLXI 85 (.IO(LED),
              .I1(XLXN_77),
              .0(d));
  OR2 XLXI 86 (.IO(LED),
              .I1(XLXN_79),
              .O(c));
  OR2 XLXI_87 (.IO(LED),
              .I1(XLXN 80),
              .0(b));
  OR2 XLXI 88 (.IO(LED),
              .I1(XLXN_81),
              .0(a));
  INV XLXI 89 (.I(D0),
              .O(XLXN_86));
  INV XLXI 90 (.I(D1),
              .O(XLXN_98));
  INV XLXI_91 (.I(D2),
              .O(XLXN 84));
  INV XLXI_92 (.I(D3),
              .O(XLXN 95));
endmodule
```

5. 仿真。对 MyMC14495 模块进行仿真,参考激励代码如下:


```
integer i;
initial begin

D3 = 0;
D2 = 0;
D1 = 0;
D0 = 0;
LED = 0;
point = 0;
for (i=0; i<=15;i=i+1) begin
    #50;
{D3,D2,D1,D0}=i;</pre>
```


```
point = i;
end

#50;
LED = 1;
End
```

6.生成仿真波形图。




7. 确认仿真波形图无误后,双击 Processes 窗口下的 Create Schematic Symbol,系统生成MyMC14495 模块的逻辑符号图文件,文件后缀.sym,储存在当前文件目录下。




1.3 任务二——用 MyMC14495 模块实现数码管显示

- 1. 新建工程,文件名为DispNumber_sch。
- 2. 新建 Schematic 文件, 命名为 DispNumber_sch。
- 3. 将任务一生成的文件 MyMC14495. sym 和 MyMC14495 复制到任务二工程的根目录下。可以发现, Symbols 框里的第一个文件, 就是 MyMC14495。



4. 在文件 DispNumber sch 中调用逻辑元件 MyMC14495, 完成数码管显示的实验电路连接。



该电路图生成的 fundamental model 如下:

`timescale 1ns / 1ps

```
module DispNumber_sch(BTN,
                   SW,
                   AN,
                   SEGMENT);
   input [1:0] BTN;
   input [7:0] SW;
  output [3:0] AN;
  output [7:0] SEGMENT;
  MYMC14495 XLXI_1 (.D0(SW[0]),
                  .D1(SW[1]),
                  .D2(SW[2]),
                  .D3(SW[3]),
                  .LED(BTN[0]),
                  .point(BTN[1]),
                  .a(SEGMENT[0]),
                  .b(SEGMENT[1]),
                  .c(SEGMENT[2]),
                  .d(SEGMENT[3]),
                  .e(SEGMENT[4]),
                  .f(SEGMENT[5]),
                  .g(SEGMENT[6]),
                  .p(SEGMENT[7]));
  INV XLXI_2 (.I(SW[7]),
             .O(AN[3]));
  INV XLXI_3 (.I(SW[6]),
             .O(AN[2]));
  INV XLXI 4 (.I(SW[5]),
             .O(AN[1]));
  INV XLXI_5 (.I(SW[4]),
             .O(AN[0]));
Endmodule
5.配置电路的引脚。
   □ UCF 引脚定义
```

■ 输入

```
■ SW[7:4]=AN[3:0]
```

■ SW[3:0]=D3D2D1D0

□ SW[14]=LE

□ SW[15]=point


■ 输出

□ a~g, p


引脚配置文件 UCF.ucf 的代码如下:

```
NET"SW[0]"LOC=AA10 | IOSTANDARD=LVCMOS15;
NET"SW[1]"LOC=AB10 | IOSTANDARD=LVCMOS15;
NET"SW[2]"LOC=AA12 | IOSTANDARD=LVCMOS15;
NET"SW[3]"LOC=AA13 | IOSTANDARD=LVCMOS15;
NET"SW[4]"LOC=Y13 | IOSTANDARD=LVCMOS15;
NET"SW[5]"LOC=Y12 | IOSTANDARD=LVCMOS15;
NET"SW[6]"LOC=AD11 | IOSTANDARD=LVCMOS15;
NET"SW[7]"LOC=AD10 | IOSTANDARD=LVCMOS15;
NET"BTN[0]"LOC=AF13 | IOSTANDARD=LVCMOS15;#SW[14]
NET"BTN[1]"LOC=AF10 | IOSTANDARD=LVCMOS15;#SW[15]
NET"SEGMENT[0]"LOC=AB22 | IOSTANDARD=LVCMOS33;#a
NET"SEGMENT[1]"LOC=AD24 | IOSTANDARD=LVCMOS33;#b
NET"SEGMENT[2]"LOC=AD23 | IOSTANDARD=LVCMOS33;#c
NET"SEGMENT[3]"LOC=Y21 | IOSTANDARD=LVCMOS33;#d
NET"SEGMENT[4]"LOC=W20 | IOSTANDARD=LVCMOS33;#e
NET"SEGMENT[5]"LOC=AC24 | IOSTANDARD=LVCMOS33;#f
NET"SEGMENT[6]"LOC=AC23 | IOSTANDARD=LVCMOS33;#g
NET"SEGMENT[7]"LOC=AA22 | IOSTANDARD=LVCMOS33;#point
NET"AN[0]"LOC=AD21 | IOSTANDARD=LVCMOS33;
NET"AN[1]"LOC=AC21 | IOSTANDARD=LVCMOS33;
NET"AN[2]"LOC=AB21 | IOSTANDARD=LVCMOS33;
NET"AN[3]"LOC=AC22 | IOSTANDARD=LVCMOS33;
```

6.引脚配置完毕后,将电脑连上实验平台的数据线,双击 Processes 窗口下的 Implement Design,成功后再双击 Generate Programming File, 若成功,继续点击 Manage Configuration File。



7.在 ISE IMPACT 平台上用类似之前实验的操作让 Program 在实验板上成功运行。



二、实验结果与分析

2.1 模拟数码管发光实验原理

本实验要控制 4 个数码管的数字显示,每个数码管共有 7+1=8 个单元,包括 7 个组成数字的灯条 a, b, c, d, e, f, g, 以及表示小数点的单元 dp。本实验相当于是一个复用器,当 4 个灯管都发光时,其显示的数字是一样的。而电路中的 SW(4), SW(5), SW(6), SW(7)是用来控制各自灯管的开关。两个使能 BTN(1)和 BTN(0)分别控制数字发光管和小数点发光单元的亮暗。数字显示有 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, b, C, d, E, F, 而控制数字显示的四个输入单元为 MyMC14495 元件中的 D0, D1, D2, D3, 分别对应输入 SW(0), SW(1), SW(2), SW(3), 而本实验的引脚定义中,把 SW(0), SW(1), SW(2), SW(3)的引脚分别配置对应数字逻辑电路板上的 AA10, AB10, AA12, AA13, 也就是实验电路板上从最右边、自右向左的四个开关。这样的话,从左向右,四个开关将分别对应 D3, D2, D1, D0,十分规整,便于后期的实验测试。两个使能 BTN(1)和 BTN(0)的引脚配置的是 AF10 和 AF13,是逻辑电路板上最左边的两个开关,它们分别控制所有数字发光管的亮暗和所有小数点发光单元的亮暗。SW(4), SW(5), SW(6), SW(7)分别控制着四个发光数码管的亮暗(包括 7 个组成数字的灯条 a, b, c, d, e, f, g, 以及表示小数点的单元 dp,一共 8 个单元)。

2.2 开关 D3, D2, D1, D0 的真值表

实验开关与结果的对应表如下:

D3	D2	D1	D0	a	b	c	d	e	f	gg	X
0	0	0	0	0	0	0	0	0	0	1	0

0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9
1	0	1	0	0	0	0	1	0	0	0	A
1	0	1	1	1	1	0	0	0	0	0	b
1	1	0	0	0	1	1	0	0	0	1	C
1	1	0	1	1	0	0	0	0	1	0	d
1	1	1	0	0	1	1	0	0	0	0	E
1	1	1	1	0	1	1	1	0	0	0	F

值得注意的是,由于本实验使用的是负逻辑电路,二极管再输入信号为0时发光,输入信号为1是不发光。在仿真测试电路的正确性的时候,要多加注意。

2.3 开关 SW(4)SW(5)SW(6)SW(7)的真值表

SW(7)	SW(6)	SW(5)	SW(4)	AD10	AD11	Y12	Y13
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1
0	1	0	0	0	1	0	0
0	1	0	1	0	1	0	1
0	1	1	0	0	1	1	0
0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	0
1	0	0	1	1	0	0	1
1	0	1	0	1	0	1	0
1	0	1	1	1	0	1	1
1	1	0	0	1	1	0	0
1	1	0	1	1	1	0	1
1	1	1	0	1	1	1	0
1	1	1	1	1	1	1	1

2.4 部分实验结果图片

四个显示数字的使能开关打开(1),显示小数点的使能开关打开(1)。



数字输入开关为0000




数字输入开关为0001



数字输入开关为0010

数字输入开关为0011






数字输入开关为0110

数字输入开关为0111



数字输入开关为1000

数字输入开关为1001



数字输入开关为1010

小数点使能开关关闭(0)。数字输入开关为1010。四个显示数字的使能开关打开(1)。



小数点使能开关关闭(0)。数字输入开关为1010。四个显示数字的使能开关为0001。



经过检验, 所有结果都符合预期设想, 逻辑电路的正确性在数字逻辑电路板上成功得到了验证。

三、讨论、心得

实验中,想到了之后检验电路的时候如果引脚对应得不规整,将会加大模拟的困难,故在引脚配置的时候,把较大的精力都投入在引脚的设计上。

```
NET"SW[0]"LOC=AA10 | IOSTANDARD=LVCMOS15;
NET"SW[1]"LOC=AB10 | IOSTANDARD=LVCMOS15;
NET"SW[2]"LOC=AA12 | IOSTANDARD=LVCMOS15;
NET"SW[3]"LOC=AA13 | IOSTANDARD=LVCMOS15;
NET"SW[4]"LOC=Y13 | IOSTANDARD=LVCMOS15;
NET"SW[5]"LOC=Y12 | IOSTANDARD=LVCMOS15;
NET"SW[6]"LOC=AD11 | IOSTANDARD=LVCMOS15;
NET"SW[7]"LOC=AD10 | IOSTANDARD=LVCMOS15;
NET"BTN[0]"LOC=AF13 | IOSTANDARD=LVCMOS15;#SW[14]
NET"BTN[1]"LOC=AF10 | IOSTANDARD=LVCMOS15;#SW[15]
NET"SEGMENT[0]"LOC=AB22 | IOSTANDARD=LVCMOS33;#a
NET"SEGMENT[1]"LOC=AD24 | IOSTANDARD=LVCMOS33;#b
NET"SEGMENT[2]"LOC=AD23 | IOSTANDARD=LVCMOS33;#c
NET"SEGMENT[3]"LOC=Y21 | IOSTANDARD=LVCMOS33;#d
NET"SEGMENT[4]"LOC=W20 | IOSTANDARD=LVCMOS33;#e
NET"SEGMENT[5]"LOC=AC24 | IOSTANDARD=LVCMOS33;#f
NET"SEGMENT[6]"LOC=AC23 | IOSTANDARD=LVCMOS33;#q
NET"SEGMENT[7]"LOC=AA22 | IOSTANDARD=LVCMOS33; #point
NET"AN[0]"LOC=AD21 | IOSTANDARD=LVCMOS33;
NET"AN[1]"LOC=AC21 | IOSTANDARD=LVCMOS33;
NET"AN[2]"LOC=AB21 | IOSTANDARD=LVCMOS33;
NET"AN[3]"LOC=AC22 | IOSTANDARD=LVCMOS33;
```

经过考虑,选择把 SW(0), SW(1), SW(2), SW(3)的引脚分别配置对应数字逻辑电路板上的 AA10, AB10, AA12, AA13, 也就是实验电路板上从最右边、自右向左的四个开关。这样的话,从左向右,四个开关将分别对应 D3, D2, D1, D0, 十分规整, 非常有利于后期的实验模拟与测试。两个使能 BTN(1)和 BTN(0)的引脚配置的是 AF10 和 AF13, 是逻辑电路板上最左边的两个开关,它们分别控制所有数字发光管的亮暗和所有小数点发光单元的亮暗。这样,后期的模拟就十分方便,显示出的数字的二进制就仿佛与相应的开关组合所表示的数组相同。例如,如果要表示数字 "7",其二进制表示为 "0111",而开关的真值,从左到右,也正好是 "0111"。

本实验,我还深刻地意识到仿真的重要作用。在之前的实验里,由于相对比较顺利,也没有出现连线错误的情况,仿真过程一直感觉意义不大。而这一次,由于实验电路图十分复杂,

联想过程中一不小心就会出错,而且还不易发现,这个时候学会通过观察仿真电路图查找错误就显得十分高效。实验使用的是负逻辑电路,意味着二极管再输入为"0"时才会发光,依照这一点去检验 MyMC14495 模块的仿真波形,就能很快地找出错误,并加以改正。