数字逻辑随堂测试 | 标准答案

锁存器与触发器 · 与学生版输入一致

统一假设：各待绘输出初始均为 0，忽略传播延迟。图中蓝色实线为标准输出波形。

一、三种存储元件的波形比较




图 1

a（Q_a）：高电平透明 D 锁存器。Clock=1 时，Q_a 随 D 变化；Clock=0 时保持。第一个下降沿关闭时 Q_a=0，第二个下降沿关闭时 Q_a=1，因此最后 D 降为 0 时，Q_a 仍保持 1。

b（Q_b）：上升沿触发 D 触发器。只在 Clock 上升沿采样 D，其余时刻保持。两个上升沿采到的 D 依次为 1、0，所以 Q_b 在第一个上升沿由 0 变为 1，第二个上升沿由 1 变为 0。

c（Q_c）：下降沿触发 D 触发器。只在 Clock 下降沿采样 D，其余时刻保持。两个下降沿采到的 D 依次为 0、1，所以第一个下降沿后 Q_c 仍为 0，第二个下降沿变为 1 并保持。

二、主从锁存器的波形与工作原理




图 2

Clock=0：主级 M 的 EN=1，处于透明状态，Q_m 跟随 D；从级 S 的 EN=0，处于保持状态，Q_s 不变。此时输入的变化暂时不会传到最终输出。

Clock=1：主级 M 的 EN=0，保持上升沿到来前的 D 值；从级 S 的 EN=1，将这个保持不变的 Q_m 传到 Q_s。因此，在本次高电平期间，Q_s 不随后续 D 的变化而变化。

结论：整体为上升沿触发 D 触发器。上升沿使主级锁住输入、从级传出该值。Q_s 在第一个上升沿由 0 变为 1，第二个上升沿由 1 变为 0，波形与 Q_b 一致；下降沿时从级转为保持，Q_s 不更新。

易错点：Clock 下降沿使主级重新透明，两次下降沿处 Q_m 依次发生 1→0、0→1；Q_s 则分别保持 1、0。锁存器开始透明时，就要按当前输入更新输出。