数字逻辑第四次课堂测验

姓名_____　　学号_____　　班级_____

同步递增递减计数器与双向模 7 计数器设计（100 分）

图 1 仅供参考，为带使能的四位同步二进制递增计数器。各触发器共用 CP，均在下降沿触发；Enable=1 时递增，Enable=0 时保持，Clear_n 为低有效异步清零端。Q0 为最低位。




图 1　同步递增计数器参考图（本图为递增，不是递减）

本题要求设计共用外部 CP、下降沿触发的同步计数器。**M=0 时递增，M=1 时递减**；计数期间 M 保持稳定。本题不要求使能功能，最低位 T0 接 1。

（1）在图 2S 模板补全同步**递增递减**计数器，写出 T0～T3 表达式，并连接时钟、T 端、方向选择及置位清零端。MUX 输入 0、1 分别在 M=0、M=1 时选通，D 形符号为与门；正常计数时 PRE、CLR 均接 1，PRE 为低电平有效的置 1 信号，CLR 为低电平有效的置 0 信号。（35 分）

T0 = _____　T1 = _____

T2 = _____　T3 = _____




图 2S　同步递增递减计数器待接线模板

同步递增递减计数器与双向模 7 计数器设计　续

（2）在第（1）问电路上增加外围门电路，实现双向模 7：递增按 0000→0001→…→0110→0000 循环，递减反向循环。开始计数前清零为 0000。（45 分）

可分别使用各级低电平有效 PRE 和 CLR，同一级两端不得同时有效；假定控制脉冲宽度足够，忽略竞争。写出两种方向边界回跳前的瞬态状态及目标状态、各级 PRE 和 CLR 表达式，并画出新增电路及接线，标明 M、Q3～Q0 和各控制端。

分析边界条件，

递增越界时，触发异步控制的暂态码：_____；跳转后的稳态码：_____

递减越界时，触发异步控制的暂态码：_____；跳转后的稳态码：_____。

（3）令 M=1，画出模 7 递减情形下 Q0～Q3 的波形，覆盖 16 个 CP 下降沿。计数前清零为 0000，随后释放初始清零，M 保持 1；只画稳定输出，忽略边界回跳瞬态。（20 分）

