# 数字逻辑理论课小测参考答案

## 同步递增递减计数器与双向模 7 计数器设计（100 分）

### （1）方向切换电路（35 分）

四个下降沿触发的 T 触发器共用外部 CP，通过 T 端组合逻辑选择递增或递减。M=0 时，高位在所有低位为 1 时翻转；M=1 时，高位在所有低位为 0 时翻转。

$$CP_0 = CP_1 = CP_2 = CP_3 = CP;\quad T_0 = 1$$

$$T_1 = \overline{M}\cdot Q_0 + M\cdot \overline{Q_0}$$

$$T_2 = \overline{M}\cdot Q_0\cdot Q_1 + M\cdot \overline{Q_0}\cdot \overline{Q_1}$$

$$T_3 = \overline{M}\cdot Q_0\cdot Q_1\cdot Q_2 + M\cdot \overline{Q_0}\cdot \overline{Q_1}\cdot \overline{Q_2}$$

也可先用二选一逻辑生成 Xi，再逐级与运算，形成下面的电路：

$$X_i = \overline{M}\cdot Q_i + M\cdot \overline{Q_i}$$

$$T_1 = X_0;\quad T_2 = X_0\cdot X_1;\quad T_3 = X_0\cdot X_1\cdot X_2$$





图 2S　共用时钟的同步递增递减计数器，PRE、CLR 在正常计数时均接 1。

MUX 标号 0、1 分别对应 M=0、M=1 时选通的输入；D 形符号为与门。实心圆点表示连接，无圆点交叉不连接。Xi 选取 Q 或反相 Q，逐级与门产生各高位 T 输入。

### （2）双向模 7 的边界处理（45 分）

| 模式 | 边界前稳定状态 | 回跳前瞬态状态 | 目标稳定状态 |
|---|---|---|---|
| 递增 M=0 | 0110 | 0111 | 0000 |
| 递减 M=1 | 0000 | 1111 | 0110 |

递增时，短暂计到 7 后清零为 0；递减时，从 0 短暂减到 15 后置为 6。两个方向均仅有 0000～0110 这 7 个稳定状态。复位初态为 0000，所以递减模式的第 1 个 CP 下降沿后稳定状态为 0110。

## 双向模 7 的外围门电路与控制端连接

定义 A、B 分别为递增越界和递减越界的高电平译码信号。采用完整译码：

$$A = \overline{M} \cdot \overline{Q_3} \cdot Q_2 \cdot Q_1 \cdot Q_0$$

$$B = M \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0$$

各 PRE、CLR 均为低电平有效。以下公式表示各端实际接收的电平：

$$CLR_0 = CLR_3 = \overline{A + B} = \overline{A} \cdot \overline{B}$$

$$CLR_1 = CLR_2 = \overline{A};\quad PRE_1 = PRE_2 = \overline{B}$$

$$PRE_0 = PRE_3 = 1$$





图 3　外围译码及控制电路：D 形符号为与门，三角形带圆圈为非门。

M 和 Q3 的反相信号由非门产生或取触发器反相输出。图中各控制信号分别接图 2S 同下标的触发器；PRE0、PRE3 固定接逻辑 1。Q3～Q0 均参与译码，计数器的时钟与 T 端组合逻辑保持图 2S 连接，各级共用 CP。

| 条件 | FF3 | FF2 | FF1 | FF0 |
|---|---|---|---|---|
| A=1（递增越界） | 清零为 0 | 清零为 0 | 清零为 0 | 清零为 0 |
| B=1（递减越界） | 清零为 0 | 置位为 1 | 置位为 1 | 清零为 0 |
| A=B=0 | 正常计数 | 正常计数 | 正常计数 | 正常计数 |

A 与 B 受 M 的互斥条件控制，不会同时为 1，因此同一触发器的 PRE 与 CLR 不会同时有效。本答案采用题设的理想模型：异步控制脉冲宽度满足要求，并忽略异步操作中的暂态竞争。

## 双向模 7 计数器完整连接图

下图将四个共用 CP 的 T 触发器、T 端方向选择逻辑、边界译码及置位清零控制合并。PRE 与 CLR 端均画有低有效圆圈，PRE0、PRE3 固定接逻辑 1。

$$R = \overline{A} \cdot \overline{B} = \overline{A + B}$$





图 4　双向模 7 计数器及外围门电路的完整连接

同名信号相连：下方译码门的 Q0～Q3 来自上方计数器对应输出；反相 Q3 取 FF3 的反相输出，反相 M 由非门产生；四个时钟端共用 CP。实心圆点表示连接，无圆点交叉不连接。

接线核对：R 接 FF0、FF3 的 CLR；A 的反相信号接 FF1、FF2 的 CLR；B 的反相信号接 FF1、FF2 的 PRE。上方 M 总线控制三个 MUX。


开始计数前按题设完成初始清零：四个 CLR 置低，所有 PRE 保持高；随后释放初始清零，按图中边界译码电路控制。图 4 显示正常计数时的连接。

### （3）模 7 递减计数波形（20 分）

M 保持 1，计数前清零为 0000，随后释放初始清零信号。每个 CP 下降沿后，稳定状态按以下顺序变化；忽略边界回跳的瞬态脉冲。

初始：0000；第 1～7 个下降沿后：0110、0101、0100、0011、0010、0001、0000。

第 8～14 个下降沿后重复上述 7 个状态；第 15、16 个下降沿后分别为 0110、0101。




Q3 在整个计数过程中始终为 0。0000 后短暂出现 1111，由外围电路置为 0110；按题目要求，波形仅画稳定输出。

## 评分参考

| 题目 | 内容 | 分值 |
|---|---|---|
| 第（1）问 | 同步计数器 T 端方向逻辑与模板接线 | 35 |
| 第（2）问 | 双向模 7 边界译码与置位清零接线 | 45 |
| 第（3）问 | 模 7 递减的 16 拍稳定输出波形 | 20 |
| 合计 | | 100 |

逻辑等价且满足题设的其他实现可酌情给分。