


16天线双极化 T510/RFSoc + DGX Spark 干涉仪

初步参考设计 v0.2 - 增补 F-engine、PYNQ 控制面与时域输出能力



原则：每台 DGX 负责一段频率，但必须接收全部 32 路输入；不要按天线/板卡切分 X-engine。

图 0-1 总体拓扑：4 片 T510 分布式 F-engine，通过 100G 交换机向两台 DGX Spark 按频率分发。

目标系统	16 根天线，每根双极化，共 32 路输入；总带宽 100 MHz。
采集前端	4 片 ANTSDR T510 / XCZU47DR RFSoc，每片 8 路 ADC。
计算后端	2 台 DGX Spark，按频率分片执行完整 32 输入 X-engine。
本文版本	v0.2 在 v0.1 的系统级设计基础上，加入 F-engine 侧详细设计、PYNQ 控制面、时域输出与 snapshot 支路。
日期	2026-06-09

0. 文档定位与修订说明

本文是一份工程参考设计，不是最终原理图或可综合的 RTL 规范。它用于约束系统划分、数据格式、同步策略、F-engine 数据面、PYNQ 控制面和后端 X-engine 接口。

版本	内容	说明
v0.1	系统级架构、UDP 包、DGX X-engine、数据率预算	形成 4 片 T510 + 2 台 DGX Spark 的基线方案。
v0.2	F-engine 详细设计、PYNQ overlay、时域输出、snapshot、寄存器和状态机	解决“除干涉之外，还要输出时域信号给其他计算”的需求。

0.1 设计结论摘要

主题	结论
系统切分	每片 T510 做 8 路 F-engine；DGX 不按板卡/天线切分，而是按频率切分。
干涉数据流	T510 输出 PFB/FFT 后的 SPEC_STREAM。每片 T510 将低频带发往 DGX A，高频带发往 DGX B。
时域数据流	在 RFDC 后、PFB 前分出 TIME_STREAM，保留 complex baseband 输出能力。
PYNQ 角色	PYNQ 只做控制面、调试面和短时 snapshot，不承担持续 25-50 Gbps 数据搬运。
风险排序	同步与 UDP 收包是第一风险；FP32 计算不是瓶颈。

0.2 资料依据


T510 侧依据用户上传的公开框图：该图显示 T510 基于 AMD Zynq UltraScale+ RFSoc XCZU47DR，板上包括 RF Data Converters、Processing System、Programmable Logic、8x RF ADCs、8x RF DACs、PS DDR4、PL DDR4、QSFP28、SFP+、GPS/PPS、REF IN/REF OUT 和 LMK04828 时钟发生器。

DGX Spark 侧依据 NVIDIA 官方 Hardware Overview：DGX Spark 采用 Grace Blackwell 架构，20-core Arm CPU，128 GB unified memory，273 GB/s memory bandwidth，ConnectX-7，后面板含 2x QSFP network connectors；官方给出 FP4/Tensor AI 指标和 6144 CUDA cores，但未把 FP32 峰值作为主要公开指标。

RFSoc/PYNQ 侧依据 AMD RF Data Converter PG269 与 RFSoc-PYNQ 资料：RF Data Converter IP 是 RF-ADC/RF-DAC 在 Vivado IP integrator 里的 configurable wrapper；RFSoc-PYNQ 提供 Python API、drivers、Jupyter/overlay 生态，用于控制 RFSoc clock 和 data converters。

1. 系统级架构

系统采用标准 FX 架构：T510 完成 F-engine， DGX Spark 完成 X-engine。四片 T510 是分布式采集节点， 每片只拥有本地 8 路输入；后端相关必须看到全部 32 路输入， 因此网络分发必须按频率切分， 而不是按板卡或天线切分。



原则：每台 DGX 负责一段频率， 但必须接收全部 32 路输入；不要按天线/板卡切分 X-engine。
图 1-1 系统级架构。 每台 DGX 只负责一半频带， 但每台都接收来自 4 片 T510 的全部 32 路输入。

1.1 关键原则

原则	工程含义
按频率切分	DGX A 负责 channel 0-2047；DGX B 负责 channel 2048-4095。
每个频率分片包含全部输入	每台 DGX 在自己的频率范围内能够独立计算完整 32x32 相关矩阵。
不要按板卡切分 X-engine	如果 T510-0/1 给 DGX A、T510-2/3 给 DGX B，则跨板卡 baseline 需要额外 raw-data all-to-all。
T510 数据面全在 PL	RFDC、PFB、packetizer、100G CMAC 均在 PL；PS/PYNQ 不进入持续高速链路。

1.2 输入与全局编号

建议固定全局输入编号： $global_input = board_id \times 8 + local_input$ 。 每片板内部按 $local_input = 2 \times local_antenna + pol$ 编码， $pol=0$ 表示 X， $pol=1$ 表示 Y。

board_id	local_input	global_input	建议天线映射
0	0-7	0-7	Ant 0-3, X/Y
1	0-7	8-15	Ant 4-7, X/Y
2	0-7	16-23	Ant 8-11, X/Y
3	0-7	24-31	Ant 12-15, X/Y

1.3 频率分发矩阵




图 1-2 频率切分矩阵。 每片 T510 同时向 DGX A 和 DGX B 发送不同频段。

2. 数据率预算

数据率预算按照 complex baseband 100 MSps、每片 T510 8 路输入计算。第一版使用 complex int16，即 I16 + Q16 = 4 byte/sample；长期运行可以扩展到 complex int8，即 I8 + Q8 = 2 byte/sample，并附带 scale metadata。

2.1 complex int16 模式

对象	计算	payload 结果
每片 T510	8 inputs x 100 MSps x 32 bit	25.6 Gbps
4 片 T510 总输入	4 x 25.6 Gbps	102.4 Gbps
每片到 DGX A	低半频带，约 1/2	12.8 Gbps
每片到 DGX B	高半频带，约 1/2	12.8 Gbps
每台 DGX 接收	4 boards x 12.8 Gbps	51.2 Gbps

2.2 complex int8 模式

对象	计算	payload 结果
每片 T510	8 inputs x 100 MSps x 16 bit	12.8 Gbps
4 片总输入	4 x 12.8 Gbps	51.2 Gbps
每台 DGX 接收	4 boards x 6.4 Gbps	25.6 Gbps

int16 原型更稳健，动态范围更宽；int8 长期运行更节省网络和存储，但需要 per-input 或 per-input-channel scale。建议先完成 int16 链路闭环，再加入 int8 量化标定。

2.3 可同时输出时域与频域吗

可以，但要明确带宽预算。若 SPEC_STREAM 与 TIME_STREAM 都采用 full-rate complex int16，则每片 T510 payload 约为 25.6 + 25.6 = 51.2 Gbps，加上 Ethernet overhead 后仍低于单口 100G，但包率和后端接收压力接近翻倍。

模式	每片 T510 payload	建议用途
SPEC only, int16	25.6 Gbps	默认干涉观测。
TIME only, int16	25.6 Gbps	基带记录、瞬变、RFI、其他计算。
SPEC int16 + TIME int16	51.2 Gbps	可行但压力较高，用于阶段性联调。
SPEC int8 + TIME int16	38.4 Gbps	更合理的联合观测模式。
SPEC + SNAPSHOT	25.6 Gbps + 短时突发	推荐的常规调试模式。

3. UDP 数据协议

UDP 协议必须保证每包自描述、可重组、可检测丢包、可区分频域和时域流。建议使用固定 64 或 128 字节应用层 header，并用 stream_type 区分 SPEC、TIME、SNAPSHOT 和 MONITOR。




图 3-1 统一 UDP packet 布局。Header 固定，payload 根据 stream_type 解释。

3.1 Header 字段

```
struct T510PacketHeader {
    uint32_t magic;           // 0x54353130, "T510"
    uint16_t version;         // protocol version
    uint16_t header_bytes;    // 64 or 128

    uint16_t board_id;        // 0..3
    uint16_t stream_type;     // 0=SPEC, 1=TIME, 2=SNAPSHOT, 3=MONITOR
    uint16_t local_ninput;    // 8
    uint16_t global_input0;   // board_id * 8

    uint64_t unix_sec;        // PPS epoch second
    uint64_t sample0;         // absolute ADC sample index
    uint64_t frame_id;        // PFB frame id or time block id

    uint32_t seq_no;          // per stream and destination
    uint32_t flags;           // lock/overflow/saturation/drop flags

    uint32_t chan0;           // valid for SPEC
    uint16_t chan_count;      // valid for SPEC
    uint16_t time_count;      // valid for SPEC and TIME

    uint16_t quant_mode;      // 0=int16 complex, 1=int8 complex
    uint16_t scale_mode;      // fixed/per-input/per-channel
    uint32_t scale_id;

    uint32_t payload_bytes;
    uint32_t header_crc;
};
```

3.2 SPEC payload

字段	推荐值
stream_type	SPEC
time_count	4
chan_count	64
local_inputs	8
sample_bytes	4, complex int16
payload	4 x 64 x 8 x 4 = 8192 bytes
layout	payload[time][channel][local_input][I/Q]

3.3 TIME payload

字段	推荐值
stream_type	TIME
time_count	256
chan_count	0

字段	推荐值
local_inputs	8
sample_bytes	4, complex int16
payload	256 x 8 x 4 = 8192 bytes
layout	payload[time][local_input][I/Q]

SPEC 与 TIME 均用 8192 byte payload，可以稳定适配 MTU 9000 jumbo frame。SPEC 的包率约为每片每目的端 195k packets/s；TIME full-rate int16 的包率约为每片 390k packets/s。

4. DGX Spark X-engine 设计

DGX 侧负责收包、重组四片 T510 的同一 frame/channel block、执行可选 delay/fringe correction，并对 32 路输入做 FP32 complex correlation。



关键：同一 channel/time block 的 4 片 T510 全部到齐后，才能形成 32 输入向量并相关。

图 4-1 DGX Spark 软件流水线。GPU 计算很轻，主要瓶颈通常在 100G 收包、重组和内存布局。

4.1 相关计算量

32 路输入的 Hermitian unique 相关项数为 $N_{corr} = 32 \times 33 / 2 = 528$ 。全 100 MHz 带宽下，complex CMAC 率约为 $528 \times 100 \text{ MHz} = 52.8 \text{ GCMAC/s}$ 。若一个 complex CMAC 按约 8 FLOP 估算，则全系统约 422 GFLOP/s；两台 DGX 平均约 211 GFLOP/s/台。

这个规模对 GB10 的常规 FP32 CUDA core 很轻；不要用官方 FP4/Tensor 指标来估算相关器，但也无需担心 FP32 算力。工程风险主要是 DPDK/AF_XDP 收包、packet loss、重组 buffer 与长期稳定运行。

4.2 重组规则

```
for each received packet:
    key = (stream_type, frame_id, chan0)
    board = header.board_id
    copy payload into slot[key][board]
    board_mask[key] |= (1 << board)

    if stream_type == SPEC and board_mask[key] == 0b1111:
        assemble X[time][channel][global_input=0..31]
        launch GPU X-engine for this tile

    if any board missing before timeout:
        flag affected time/channel block; do not silently correlate zeros.
```

4.3 输出 visibility

按 4096 channel、528 unique correlations、complex64 输出，每秒积分约 $4096 \times 528 \times 8 = 17.3 \text{ MB/s}$ 。若按 Measurement Set 中 136 baselines $\times$ 4 polarization products 输出，约 17.8 MB/s。加上 FLAG、WEIGHT、UVW 和 metadata，写盘一般仍是几十 MB/s 量级。

5. F-engine 侧详细设计

F-engine 的核心设计是在 RFDC 输出后立即分出三个非阻塞支路：频域 SPEC branch、时域 TIME branch、短时 SNAPSHOT branch。这样既满足干涉相关，也保留对其他计算的时域数据能力。




图 5-1 单片 T510 内部 F-engine 结构。时域支路必须在 PFB 前分出；PYNQ 只控制，不搬运持续高速数据。

5.1 RFDC 与基础监控

每片 T510 的 RFDC 负责 ADC tile 使能、DDC/NCO、decimation、tile sync 和输出格式整理。对 100 MHz 观测带宽，建议在 PL 入口统一形成 8 路 100 MSps complex baseband。

模块	功能	输出
RFDC	ADC sampling, DDC/NCO, decimation, tile synchronization	8 路 complex baseband
Input monitor	mean, RMS, clipping, overflow, saturation	AXI-Lite status counters
Fixed gain/offset	可选 DC offset removal 与固定 gain scale	送入 stream duplicator

每路至少提供 mean、RMS、clip_count、overrange_count、sample_counter 等计数器。它们通过 AXI-Lite 暴露给 PYNQ，每秒读出一行即可。

5.2 SPEC branch：PFB/FFT 频域输出

参数	推荐值	说明
输入	8 路 100 MSps complex	来自本片 T510 的 local inputs。
PFB/FFT	4096 channel, 4 taps 起步	channel width 约 24.414 kHz。
输出格式 v0	complex int16	原型阶段优先。
输出格式 v1	complex int8 + scale	长期运行降低网络压力。
payload	4 time x 64 chan x 8 input x complex int16	8192 bytes。
路由	chan 0-2047 -> DGX A; 2048-4095 -> DGX B	按频率分片。

PFB 后的输出 layout 应直接面向 DGX 重组：payload[time][channel][local_input][I/Q]。不要使用 payload[local_input][time][channel]，否则后端会产生额外 corner-turn。

5.3 TIME branch：保留时域 baseband 输出

TIME branch 从 RFDC 后、PFB 前分出，输出每片 T510 的 8 路 complex baseband。这个支路使系统不仅能做干涉，还能做单站基带记录、瞬变搜索、波束形成、RFI 分类、其他机器学习或实时信号处理。

等级	路径	能力	建议用途
Level 0 snapshot	RFDC -> AXI DMA -> DDR -> PYNQ	短时、低速读取	ADC 调试、单音测试、相位检查。
Level 1 full-rate TIME_STREAM	RFDC -> time packetizer -> 100G UDP	全速 25.6 Gbps/片, int16	瞬变、基带记录、外部计算。
Level 2 dual stream	SPEC + TIME 同时输出	最高约 51.2 Gbps/片, int16	联合调试或特殊观测。

默认观测建议只开 SPEC_STREAM；需要其他计算时切换到 TIME_STREAM，或在 SPEC int8 + TIME int16 的组合下联合输出。

5.4 SNAPSHOT branch：短时缓存

SNAPSHOT branch 将 RFDC 后的时域数据写入 PL DDR ring buffer，由 PYNQ 触发读取。T510 公开框图显示板上有 PL DDR4 和 PS DDR4，可用于这种短时调试采集。若 PL DDR 约 2 GB，全 8 路 complex int16、100 MSps 的缓存时间约为 $2\text{ GB} / 3.2\text{ GB/s} = 0.625\text{ s}$ 。

模式	触发	说明
manual snapshot	PYNQ 命令触发	抓取指定 nsamp，用于 notebook 画波形/频谱。
PPS-aligned snapshot	下一个 PPS 边沿触发	检查四片板 sample_counter 是否对齐。
event snapshot	ADC overflow/RFI/power threshold 触发	保留异常事件前后数据。

5.5 非阻塞支路原则

SPEC branch 是干涉主路径，不能因为 TIME 或 SNAPSHOT 支路拥塞而被反压。建议使用 non-blocking stream duplicator：SPEC FIFO 不允许丢样；TIME FIFO 可配置 drop 或 stop；SNAPSHOT FIFO 写满即停；MONITOR 只统计，不反压。

支路	Backpressure 策略	错误处理
SPEC	不允许丢样；FIFO overflow 是严重错误	停止观测并标记整段 invalid。
TIME	可配置 drop_when_full 或 stop_when_full	记录 dropped_time_packet_count。
SNAPSHOT	写满即停止，不影响主路径	设置 snapshot_done。
MONITOR	无反压	只更新 counter。

6. F-engine 实现细化

6.1 100G packetizer 与仲裁器

每片 T510 的 QSFP28 侧建议采用 100G CMAc + UDP/IP/Ethernet header inserter。FPGA 里不建议实现 ARP/ICMP 动态网络栈，第一版使用静态 MAC/IP/UDP port，由 PYNQ 写寄存器。

流	优先级	说明
SPEC	最高	干涉主链路，不能被 TIME/SNAPSHOT 挤掉。
TIME	中	可以限制速率或配置 drop 策略。
SNAPSHOT	低到中	短时突发，可独立目标 IP。
MONITOR	最低	状态包，低速。

```
if stream_type == SPEC:
    if chan0 < CHAN_SPLIT:
        dst = DGX_A
    else:
        dst = DGX_B
elif stream_type == TIME:
    dst = TIME_DST // recorder, DGX, or other compute node
elif stream_type == SNAPSHOT:
    dst = SNAPSHOT_DST
else:
    dst = MONITOR_DST
```

6.2 PYNQ 控制面




图 6-1 PYNQ 控制面。PYNQ 加载 overlay、配置 RFDC/clock/网络寄存器、读取状态、触发 snapshot。

PYNQ 只控制硬件，不搬运持续 100G 数据。推荐生成 t510_fengine.bit、t510_fengine.hwh、t510_fengine.tcl 与 Python wrapper。

```

from pynq import Overlay

class T510FEngine:
    def __init__(self, bitfile):
        self.ol = Overlay(bitfile)
        self.ctrl = self.ol.feng_ctrl_0
        self.rfdc = self.ol.usp_rf_data_converter_0

    def configure_clock(self, ref="external_10mhz"):
        pass

    def configure_rfdc(self, fs_adc, f_center, bandwidth, decimation):
        pass

    def configure_network(self, dgx_a, dgx_b, time_dst=None):
        pass

    def set_mode(self, mode): # SPEC_STREAM, TIME_STREAM, DUAL_STREAM, SNAPSHOT
        pass

    def start(self): # arm and start on next PPS
        pass

    def stop(self):
        pass

    def read_status(self):
        pass

    def snapshot(self, nsamp=65536):
        pass

```

6.3 建议 overlay IP 列表

IP / 模块	功能
usp_rf_data_converter	RF-ADC/RF-DAC wrapper, RFDC driver controlled from PYNQ。
feng_ctrl_axi	统一 AXI-Lite control/status register block。
axis_stream_duplicator	RFDC 输出非阻塞复制到 SPEC/TIME/SNAPSHOT/MONITOR。
pfb_fir_8ch	8 路 polyphase FIR bank。
fft_4096_8ch	8 路 4096-point FFT 或时间复用 FFT 引擎。
spectral_requantizer	complex int16/int8、scale、overflow/saturation flag。
time_packetizer	TIME_STREAM payload 生成。
spectral_packetizer	SPEC_STREAM payload 生成。
udp_100g_core	UDP/IP/Ethernet header insertion + 100G CMAC。
snapshot_dma	短时 capture 到 PL/PS DDR。

7. AXI-Lite 寄存器草案

寄存器空间应稳定，便于 PYNQ、命令行工具和后续自动化观测软件共用。下面是 v0.2 建议草案。

7.1 Board control

Offset	Name	说明
0x0000	core_version	固件版本。
0x0004	board_id	0-3。
0x0008	mode	SPEC/TIME/DUAL/SNAPSHOT。
0x000C	control	arm/start/stop/reset。
0x0010	status	running/armed/error。
0x0014	pps_status	PPS lock / last PPS seen。
0x0018	ref_status	10 MHz / clock lock。
0x001C	error_flags	overflow/drop/sync error。

7.2 Stream configuration

Offset	Name	说明
0x0100	n_input_local	固定为 8。
0x0104	global_input0	board_id x 8。
0x0108	sample_rate_hz	例如 100e6。
0x010C	quant_mode	0=int16 complex, 1=int8 complex。
0x0110	scale_mode	fixed/per-input/per-channel。
0x0114	time_payload_nsamp	TIME_STREAM 默认 256。
0x0118	spec_time_count	SPEC_STREAM 默认 4。
0x011C	spec_chan_count	SPEC_STREAM 默认 64。

7.3 PFB / network / counters

区域	关键寄存器	说明
PFB	nchan, pfb_taps, fft_shift_schedule, chan_split	控制 channelizer 和频率分片。
Network	src_mac/ip, dgx_a/b_mac/ip, udp ports	静态 UDP/IP/Ethernet 路由。
ADC counters	adc_clip_count[8], adc_rms[8], adc_mean[8]	PYNQ 状态监控。
Packet counters	spec_packet_count, time_packet_count, udp_byte_count	吞吐和丢包诊断。
Sync counters	pps_counter, last_frame_id, sample_counter	四板同步检查。

8. 时钟、同步与启动状态机

四片 T510 分布式采样时，同步是系统成败的关键。硬件上应使用共同的 10 MHz reference 和 PPS，必要时引入 White Rabbit 上游分发。每片板内通过 LMK04828 生成 ADC clock、RF_SYSREF、PL_SYSREF 和 MGT clock，并在 PPS 边沿对 sample_counter / frame_id 进行 latch 或 reset。

8.1 单板初始化流程




图 8-1 T510 F-engine 推荐状态机。所有板必须在 WAIT_PPS 后同步进入 STREAMING。

步骤	动作	验收条件
1	配置 LMK 输入源：external 10 MHz 或 GPS 10 MHz	ref_lock 有效。
2	配置 RFDC tile、NCO、decimation	RFDC status 正常。
3	执行 RFDC multi-tile sync	SYSREF seen, tile latency stable。
4	等待共同 PPS	pps_counter 同步增长。
5	PPS 边沿 reset/latch sample_counter 与 frame_id	四片板 frame_id 初值一致。
6	进入 STREAMING	UDP 包头 unix_sec/sample0/frame_id 连续。

8.2 后端一致性检查

DGX 对同一 stream_type/frame_id/chan0 的四片 T510 包进行对齐检查。若任意板 frame_id 偏移、sample0 不一致、PPS lock 失效或 seq_no 不连续，应 flag 对应 block。严重情况下停止观测，而不是继续相关错误数据。

```
required:
    same unix_sec for all boards
    same frame_id for all boards
    same chan0/chan_count for all SPEC packets
    monotonically increasing seq_no per board/destination
    pps_lock == 1 and ref_lock == 1

if mismatch:
    mark time/channel block invalid
    increment sync_error_count
    optionally stop_streaming() for hard errors
```

9. 实施路线图

建议按“先时域闭环，再频域闭环，最后联合模式”的顺序推进。这样可以先验证 RFDC、时钟、100G 和 UDP，再叠加 PFB/FFT 和后端相关。

阶段	目标	关键测试
Phase 1	Time-domain snapshot	PYNQ 能读取 8 路 ADC 波形；输入单音后 Python FFT 频率正确；PPS-aligned snapshot 对齐。
Phase 2	Full-rate TIME_STREAM UDP	单片 T510 25.6 Gbps int16 时域 UDP；seq_no/sample0 连续；接收端无丢包或可控丢包。
Phase 3	SPEC_STREAM PFB/FFT	40% channel PFB；单音落入正确 channel；chan0/chan_count 正确；DGX 可重组 32 输入。
Phase 4	Two-DGX X-engine	DGX A/B 各处理一半频带；输出 visibility；与离线 NumPy/CUDA reference 比较。
Phase 5	DUAL_STREAM	SPEC + TIME 同时开启；确认 SPEC 不被 TIME 反压；速率限制与 drop 策略有效。
Phase 6	int8 + scale	加入 per-input/per-channel scale；评估量化效率和 RFI 饱和风险。

9.1 实验室闭环建议

T510 公开框图显示板上有 8 路 RF DAC。建议实现可选 DAC test mode：PL NCO 产生单音或 comb，经 DAC 输出并外部环回到 ADC，用于检查 ADC/DAC 链路、PFB channel response、四片板相位稳定性和 timestamp 对齐。

测试	目的	通过条件
单板单音	RFDC/PFB/packetizer 基础验证	频率落入预期 channel，幅相稳定。
四板同源单音	跨板同步验证	相同 frame_id 下相位差稳定。
PPS reset test	sample_counter 对齐	四片板 sample0 在 PPS 后一致。
100G soak test	长期网络稳定	连续数小时 seq_no 无缺口，温度/时钟锁定。
known visibility test	X-engine 验证	GPU 输出与离线 reference 在容差内一致。

10. 工程风险与设计约束

风险	影响	缓解
四片 T510 同步不稳	跨板 baseline 相位漂移或相关错误	统一 10 MHz/PPS；包头 sample0/frame_id；PPS-aligned snapshot；后端强一致性检查。
Linux UDP 收包丢包	visibility 缺失或隐性错误	使用 jumbo frame；原型可 kernel UDP，长期使用 DPDK/AF_XDP；所有丢包必须 flag。
TIME branch 反压 SPEC	干涉主路径丢样	非阻塞 duplicator；SPEC 最高优先级；TIME 可 drop。
int8 量化失真	灵敏度损失或 RFI 饱和	先 int16；引入 per-channel scale；统计 saturation；观测前做量化效率测试。
PFB 资源不足	时序无法收敛或功耗高	先 4 taps；分时复用 FFT；必要时降低 channel 数或做多时钟域。
100G packetizer 复杂	链路调试时间长	先 TIME_STREAM UDP；再加入 SPEC；最后双流仲裁。

10.1 设计边界

本文没有替代模拟前端设计。LNA、滤波、增益分配、抗混叠、线缆延迟、极化泄漏、天线坐标、delay model 和 calibration pipeline 仍需要单独设计。本文也没有给出可综合 RTL，只给出足够明确的软件/硬件接口与模块边界。

附录 A：关键计算公式

A.1 F-engine 数据率

```
complex_int16:
    bytes_per_complex = 4
    per_board_rate = 8 inputs * 100e6 samples/s * 4 bytes
                    = 3.2 GB/s = 25.6 Gbps

complex_int8:
    bytes_per_complex = 2
    per_board_rate = 8 * 100e6 * 2 bytes
                    = 1.6 GB/s = 12.8 Gbps
```

A.2 X-engine 计算量

```
Ninput = 32
Ncorr_unique = Ninput * (Ninput + 1) / 2 = 528
CMAC_rate = 528 * 100e6 = 52.8 GCMAC/s
FLOP_rate ~= 52.8e9 * 8 = 422.4 GFLOP/s total
Per DGX ~= 211.2 GFLOP/s if two DGX split frequency equally
```

A.3 Visibility 输出率

```
Nchan = 4096
Ncorr_unique = 528
complex64 = 8 bytes
per_integration = 4096 * 528 * 8 = 17.3 MB

For Measurement Set style output:
Nbaseline_with_auto = 16 * 17 / 2 = 136
Npol = 4
per_integration = 4096 * 136 * 4 * 8 = 17.8 MB
```

附录 B：PYNQ notebook 建议

Notebook	用途
00_board_check.ipynb	检查 bitstream、寄存器、LED、温度、board_id。
01_clock_lmk_check.ipynb	配置 REF/GPS/PPS/LMK，读取 lock 状态。
02_rfdc_snapshot.ipynb	抓取 8 路 ADC 时域波形。
03_rfdc_spectrum.ipynb	用 snapshot 画本地频谱。
04_pfb_tone_test.ipynb	输入单音，检查 PFB channel 和 sidelobe。
05_udp_packet_test.ipynb	发送测试 UDP 包，DGX/tcpdump/DPDK 接收验证。
06_spec_stream_run.ipynb	正式频域输出。
07_time_stream_run.ipynb	正式时域输出。

参考资料

编号	资料	本文使用内容
[T510-1]	ANTSDR T510 Public Block Diagram, MicroPhase, Rev 1.0, 2025. 用户上传 PDF。	XCZU47DR、8x RF ADC/DAC、PS/PL、PS DDR4、PL DDR4、QSFP28、SFP+、GPS/PPS、REF IN/OUT、LMK04828 时钟结构。
[NVIDIA-1]	NVIDIA DGX Spark User Guide, Hardware Overview, last updated 2026-06-08.	DGX Spark CPU、memory、ConnectX-7、QSFP、CUDA cores、memory bandwidth、FP4/Tensor 指标。
[AMD-1]	AMD PG269, Zynq UltraScale+ RFSoC RF Data Converter LogiCORE IP Product Guide, v2.6, release 2025-05-29.	RF Data Converter IP wrapper、RF-ADC/RF-DAC、AXI4-Stream、MTS、NCO、decimation、driver/API 方向。
[PYNQ-1]	RFSoC-PYNQ project website and documentation.	PYNQ/Jupyter、Python API、RFSoC clock and data converter 控制生态。

说明：本文中所有数据率为 payload 级估算，未计入 Ethernet preamble、IFG、FCS、IP/UDP header 与交换机缓存行为。实际链路应保留至少 10%-15% headroom。