# Verslag


digitale techniek: PID regelaar

## inhoudsopgave

1.	Inleiding	3
	Opbouw opdracht	
	2.1. PID regelaar	5
	2.2. Serieel.	
	2.3. Main	
	Simulatie	
	3.1. Transmit	
	3.2. Recieve	11
	3.3. Clock	12
	3.4. Main	

### 1. Opbouw opdracht

De PID regelaar bestaat uit verschillende delen: De regelaar zelf, een serieel naar parallel omzetter en een parallel-serie omzetter. Er zijn in verschillende entities gemaakt voor de totale controller: een voor de PID regelaar, een voor de serieele omzettingen en een waarin de 2 voorgaande bij elkaar komen.



Figuur 1: blokschema PID controller project

#### 1.1. PID regelaar

Een PID regelaar wordt als volgt wiskundig weergeven:

```
In VHDL komt dit neer op:
```

P-actie: P = error \* Kp

I-actie:  $I = Ki * (error(n) + error(n^{-1}))$ 

D-actie:  $D = Kd * (error(n) - error(n^{-1}))$ 

Waarbij error bepaald wordt met: error(n) = setpoint - gemeten.

Dit is vrij makkelijk in een process in te voeren:

```
error: process(clock)
     if rising_edge(clock) then
         case state is
              when IDLE =>
                   if data_recieved = '1' then --wait until data is recieved
                       state <= CALCULATE ERROR;</pre>
                       start_transmitting <= '0';</pre>
              when CALCULATE ERROR =>
                   prev err <= current err;</pre>
                   current err <= to integer(setpoint) - to integer(sample);</pre>
                   state <= DETERMINE_ACTIONS;</pre>
              when DETERMINE ACTIONS =>
                   P_action <= to_integer(Kp)* current_err;</pre>
                   I_action <= to_integer(Ki)*(current_err+prev_err);</pre>
                   D action <= to integer(kd)*(current err-prev err);</pre>
                   state <= CALCULATE ACTION;</pre>
              when CALCULATE ACTION =>
                   total action <= to signed((P action+I action+D action), 8);</pre>
                   state <= SET OUTPUT;</pre>
              when SET OUTPUT =>
                   if transmit ready = '1' then --wait for transmit logic te be ready
                       start_transmitting <= '1';</pre>
                       output <= sample +total_action;</pre>
                       state <= IDLE;
                   state <= IDLE;</pre>
```

Figuur 2: PID process


Ook hier is gekozen om een state-machine te maken om te zorgen dat alle berekeningen op het juiste moment gebeuren.

Wanneer een nieuw sample is binnengekomen, *data\_recieved* wordt hoog gemaakt door de serieele ontvanger, wordt de nieuwe error waarde berekend.

Vanuit de errors kunnen vervolgens de P, I en D acties berekent worden, al deze acties worden vervolgens bij elkaar opgeteld en de som vormt de uitgangswaarde. Wanneer deze waarde klaar staat zet de PID controller het signaal *data\_ready* hoog zodat de parallel naar serieele omzetter de output kan versturen.

#### 1.2. Serieel

Voor het seriele protocol is gekozen voor een variatie van USART, dit staat voor: Universal Synchronous/Asynchronous Receiver/Transmitter. Het protocol is hetzelfde als UART met als verschil dat er een klok signaal is toegevoegd, dit maakt het ontwerp van de blokken een stuk makkelijker.



Figuur 3: waveform dataprotocol

Zoals te zien is in Figuur 3 zijn de data signalen hoog in rust. Wanneer er data klaarstaat om verzonden te worden, wordt een start conditie verzonden door de tx datalijn (gezien vanuit de zender) op de opgaande flank van de klok op 0 te zetten, Het *transmitting* signaal is hoog om de tijd aan te geven dat er data vanuit de testbench de uart entity in gestuurd wordt.

Vervolgens worden op de volgende 8 opgaande klokflanken de bits verstuurd. Dit gaat van de minst belangrijke bit naar de meest belangrijke bit. Op de neergaande klokflank word aan de ontvanger kant de inkomende bits gelezen (te zien aan de veranding van het *bit\_index\_tb* signaal) en op de juiste plek in het ontvangst register gezet.

De zender stuurt vervolgens een stop bit door de data lijn hoog te zetten voor 1 klokcyclus. Wanneer een byte verzonden is wordt de *ready\_for\_transmit* signaal hoog gezet zodat de controller weet wanneer er nieuwe data verzonden kan worden. De ontvanger heeft eenzelfde signaal genaamd *data\_*recieved, dat aan de controller aangeeft dat er een byte ontvangen is.

```
if falling_edge(clock) then
       case recieve_state is
  when IDLE =>
                   recieved byte <= x"00";
                   bit index <= x"0";
                   data_recieved <= '0';
                   recieve_state <= RECIEVE_BYTE;
end if;</pre>
            when RECIEVE_BYTE => --recieve byte
  if bit_index /= x"7" then
    recieved_byte(to_integer(bit_index)) <= rx;
    bit_index <= bit_index +1;</pre>
                   recieve_state <= SEND_RECIEVED;</pre>
            when SEND_RECIEVED =>
                  D_out <= recieved_byte;</pre>
                    recieve state <= IDLE:
                   recieve_state <= IDLE;</pre>
if rising_edge(clock) then
    case transmit_state is
            when IDLE =>
                   n IDLE =>
tx <= '1';
ready_for_transmit <= '1';
transmit_bit_index <= x"0";
if start_transmit = '1' then --wait for start command
    transmit_byte <= D in;
    transmit_state <= SEND_BYTE;</pre>
                         tx <= '0'; --send start condition
ready_for_transmit <= '0';
            when SEND_BYTE =>
                   if transmit_bit_index /= x"7" then
                          tx <= transmit byte(to_integer(transmit_bit_index));
transmit_bit_index <= transmit_bit_index+ x"1";</pre>
                        tx <= '1'; --transmit stop bit before going idle
                          transmit state <= IDLE;</pre>
```

Figuur 4: data ontvang en verzend processen

#### 1.3. Main

De main entity brengt de 2 voorgaande entities samen. Hierdoor bestaat de architectuur voornamelijk uit port maps:

Figuur 5: code main architecture

#### 2. Simulatie

Voor de simulatie is een testbench geschreven. Deze bestaat uit meerdere processen:

- Clock.
- Recieve.
- Transmit.
- Main.

Dit is gedaan om bepaalde stukken te automatiseren zodat de simulatie makkelijk gaat.

#### 2.1. Transmit

Het transmit proces heeft dezelfde functie als de seriële controller in van hoofdstuk 2.2. Het zet dat de datavectors die de samples bevatten omgezet worden in seriële data dat naar de PID controller gaat.

```
1 --create serial data
2     transmit: process
3     begin
4     uart_tx <= '1';
5     transmitting <= '0';
6     wait until rising_edge(start_transmission_tb); --wait until transmit order is given
7     transmitting <= '1';
8     wait until rising_edge(clock);
9     uart_tx <= '0'; --send start condition
10     for transmit_index in 0 to 7 loop
11         wait until rising_edge(clock);
12     uart_tx <= transmit_data_tb(transmit_index);
13     end loop;
14     wait until rising_edge(clock);
15     uart_tx <= '1';
16     report "data sended" severity note;
17     end process;</pre>
```

Figuur 6: transmit sample process

#### 2.2. Recieve

Het recieve proces ontvangt de output data van de PID controller en plaatst het in een vector.

Hierdoor kan de seriële data die de PID controller uitstuurt makkelijk op het scherm weergeven worden of bewerkt worden zodat een systeem gesimuleerd kan worden.

De uitvoering van de reciever is precies hetzelfde als beschreven in hoofdstuk 2.2.

```
recieve: process(clock)
            if falling_edge(clock) then
                 case recieve state tb is
                     when IDLE =>
                         recieved byte tb <= x"00";
                          bit index tb <= x"0";</pre>
                          if uart rx = '0' then --start condition detected;
                              recieve state tb <= RECIEVE BYTE;</pre>
                              data_recieved tb <= '0';</pre>
                          end if;
                     when RECIEVE BYTE => --recieve byte
                          if bit index tb /= x"7" then
                              recieved_byte_tb(to_integer(bit_index_tb)) <= uart_rx;</pre>
                              bit_index_tb <= bit_index_tb +1;</pre>
                              recieve_state_tb <= SEND_RECIEVED;</pre>
                     when SEND RECIEVED =>
                          data_recieved_tb <= '1';</pre>
                          recieve data tb <= signed(recieved byte tb);</pre>
                          recieve state tb <= IDLE;</pre>
                          recieve state tb <= IDLE;</pre>
            end if;
```

Figuur 7: VHDL code serieel onvangst process

#### 2.3. Clock

Het clockprocess zorgt ervoor dat er een kloksignaal loopt. Op basis van deze klok wordt onder andere data verstuurt.

```
1 clk: process
2 begin
3    wait for 5 ns;
4    clock <= '1';
5    --sample <= testing;
6    wait for 5 ns;
7    clock <= '0';
8 end process;</pre>
```

Figuur 8: klokprocess

#### 2.4. Main

In het main process word de daadwerkelijke test uitgevoerd.

Als eerste word de setpoint bepaalt. Daarna worden de P-, I- en D-acties vastgezet, vervolgens wordt een sample gestuurd.

Daarna wordt in een FOR loop voor 100 samples een systeem gesimuleerd. In dit geval is het een simpel systeem waarvan de output 5 samples achterloop op de ingang.

De waarde van de samples die de controller ingaan en die controller uitstuurt worden vervolgens op het scherm geprint waardoor controle vrij makkelijk kan verlopen.

```
main: process
        Ki <= x"00";
        Kp <= x"00";
        Kd <= x"01";
        setpoint <= x"0f";</pre>
        transmit data tb <= x"56";
        start_transmission_tb <= '1';</pre>
        wait until rising Edge (transmitting);
        start transmission tb <= '0';
        for loop_tb in 0 to 100 loop
             wait until rising_edge(data_recieved_tb);
            report "serial transmitted: " & integer'image(to integer(transmit data tb)) severity note;
            report "setpoint: " & integer'image(to_integer(setpoint)) severity note;
report "serial recieved: " & integer'image(to_integer(recieve_data_tb)) severity note;
             transmit data tb <= delay5;</pre>
             delay5<=delay4;
            delay4<=delay3;
            delay3<=delay2;</pre>
            delay2<=delay1;
             delay1<=recieve data tb;</pre>
             start transmission tb <= '1';
            wait until rising_Edge (transmitting);
             start transmission tb <= '0';
```

*Figuur* 9: *main test process* 

#### 3. resultaten

Draaien van de testbench gaf de volgende output (deze is terug te vinden in het log.txt bestand):

```
main.vhdl:163:13:@280ns:(report note): serial transmitted: 86
    main.vhdl:164:13:@280ns:(report note): setpoint: 15
    main.vhdl:165:13:@280ns:(report note): serial recieved: -127
    main.vhdl:163:13:0550ns:(report note): serial transmitted: 0
    main.vhdl:164:13:0550ns:(report note): setpoint: 15
    main.vhdl:165:13:@550ns:(report note): serial recieved: 45
11
    main.vhdl:163:13:@820ns:(report note): serial transmitted: 0
12
    main.vhdl:164:13:@820ns:(report note): setpoint: 15
13
    main.vhdl:165:13:@820ns:(report note): serial recieved: 45
    main.vhdl:163:13:@1090ns:(report note): serial transmitted: 0
15
    main.vhdl:164:13:@1090ns:(report note): setpoint: 15
16
    main.vhdl:165:13:@1090ns:(report note): serial recieved: 45
17
    main.vhdl:163:13:@1360ns:(report note): serial transmitted: 0
    main.vhdl:164:13:@1360ns:(report note): setpoint: 15
19
    main.vhdl:165:13:@1360ns:(report note): serial recieved: 45
    main.vhdl:163:13:@1630ns:(report note): serial transmitted: 0
21
    main.vhdl:164:13:@1630ns:(report note): setpoint: 15
22
    main.vhdl:165:13:@1630ns:(report note): serial recieved: 45
```

Figuur 10: deel van de simulatie output

In Figuur 10 is een deel van de output weergeven.

Transmitted betekend dat de data van de testbench naar de controller gestuurd is, recieved betekent dat de data van de controller naar de testbench gaat. De verdere beschrijving is vanuit het oogpunt van de testbench.

Op regelnummer 5 van Figuur 10 wordt de eerste sample verstuurt. Deze heeft de waarde van 86, dit geeft dan een error waarde van 15-86=-71 . Aangezien dit de eerste meting is is de voorgaande error 0.

hierdoor komen alle acties op dezelfde waarde uit namelijk: -71. dit maakt de totale error -213. wanneer dit van de orignele sample afgetrokken wordt komt dit neer op -127. wat er daadwerkelijk ontvangen wordt op regel 8 van Figuur 10 .

De volgende sample is 0 wat de error 15 maakt. Dit maakt:

P = 15, I = (15 + -71 =) -56, D = (15 - -71 =) 86, de totale actie is dan: 45. omdat de sample 0 is word de output dus ook 45. Dit is te zien op regel 11.

Met deze voorbeelden is dus te zien dat alle onderdelen van de regelaar naar behoren werkt.